本發(fā)明涉及半導(dǎo)體器件測試，尤其涉及一種芯片剝離裂痕自檢測電路、方法及asic芯片。
背景技術(shù)：
1、在汽車電子等高可靠性應(yīng)用場景中，半導(dǎo)體器件，特別是包含微電子機械系統(tǒng)（micro-electro-mechanical?system，mems）傳感單元與專用集成電路（applicationspecific?integrated?circuit，asic）的集成傳感器，其功能安全與長期可靠性至關(guān)重要。此類器件通常采用芯片級封裝，將分別制造的mems晶圓與asic晶圓通過鍵合工藝進(jìn)行系統(tǒng)集成，其性能與可靠性高度依賴于后端封裝工藝的完整性。
2、在半導(dǎo)體封裝的后道工序中，晶圓劃片是將晶圓分離為單個芯片的關(guān)鍵步驟。然而，劃片過程中產(chǎn)生的機械應(yīng)力可能導(dǎo)致芯片邊緣崩裂，以及內(nèi)部形成裂紋，這種損傷直接影響電路電氣連通性與長期可靠性。目前的質(zhì)量控制主要依賴于劃片后的抽檢或電性測試，難以對每顆芯片內(nèi)部的隱性裂痕實現(xiàn)全覆蓋、實時性檢測。
3、因此，現(xiàn)有技術(shù)無法對劃片后可能傷及芯片內(nèi)部的多層金屬進(jìn)行高效、實時檢測，從而不能有效的剔除失效芯片，使產(chǎn)品的良率和長期可靠性降低。
技術(shù)實現(xiàn)思路
1、本發(fā)明實施例提供了一種芯片剝離裂痕自檢測電路、方法及asic芯片，以解決無法對劃片后可能傷及芯片內(nèi)部多層金屬的剝離裂痕進(jìn)行高效、實時檢測，從而不能有效的剔除失效芯片，使產(chǎn)品的良率和長期可靠性降低的問題。
2、第一方面，本發(fā)明實施例提供了一種芯片剝離裂痕自檢測電路，包括檢測電阻模塊、參考電阻模塊、第一偏置電流源、第二偏置電流源和比較器；
3、檢測電阻模塊形成于芯片的半導(dǎo)體襯底中，并在芯片的版圖布局上環(huán)繞芯片的核心電路區(qū)域外圍設(shè)置；檢測電阻模塊由多個電阻單元串聯(lián)構(gòu)成；相鄰電阻單元之間通過多層金屬互連結(jié)構(gòu)連接；
4、檢測電阻模塊的第一端和參考電阻模塊的第一端均與芯片的核心電路區(qū)域的電壓輸出端相連；
5、第一偏置電流源的電流流入端分別與檢測電阻模塊的第二端和比較器的同相輸入端相連；
6、第二偏置電流源的電流流入端分別與參考電阻模塊的第二端和比較器的反相輸入端相連；
7、比較器的輸出端用于輸出比較結(jié)果；比較結(jié)果用于指示芯片是否存在剝離裂痕。
8、在一種可能的實現(xiàn)方式中，針對任意兩個相鄰電阻單元，相鄰電阻單元包括第一相鄰電阻單元和第二相鄰電阻單元；
9、多層金屬互連結(jié)構(gòu)包括第一金屬層至頂層金屬層的所有金屬層；相鄰電阻單元之間的連接路徑依次經(jīng)過與第一相鄰電阻單元連接的第一金屬層至頂層金屬層再返回至與第二相鄰電阻單元連接的第一金屬層。
10、在一種可能的實現(xiàn)方式中，相鄰電阻單元之間的間隔小于10μm。
11、在一種可能的實現(xiàn)方式中，檢測電阻模塊具有第一阻值；參考電阻模塊具有第二阻值；第一阻值小于第二阻值。
12、在一種可能的實現(xiàn)方式中，第二偏置電流源為可編程偏置電流源；
13、第二偏置電流源被配置為兩種工作模式：
14、正常檢測模式：第二偏置電流源被設(shè)置為其輸出電流等于第一偏置電流源的輸出電流；
15、故障測試模式：第二偏置電流源被設(shè)置為其輸出電流小于預(yù)設(shè)倍數(shù)的第一偏置電流源的輸出電流；預(yù)設(shè)倍數(shù)為第一阻值與第二阻值的比值。
16、在一種可能的實現(xiàn)方式中，在正常檢測模式下，若芯片未發(fā)生剝離裂痕，則比較器輸出為正；若芯片發(fā)生剝離裂痕導(dǎo)致檢測電阻模塊斷路，則比較器輸出為負(fù)；
17、在故障測試模式下，若芯片未發(fā)生剝離裂痕，則比較器輸出為負(fù)；若自檢測電路自身發(fā)生故障導(dǎo)致比較器輸出始終為正，則判定為檢測電路失效。
18、在一種可能的實現(xiàn)方式中，第一阻值為第二阻值的1/2。
19、在一種可能的實現(xiàn)方式中，在故障測試模式下，第二偏置電流源被設(shè)置為其輸出電流等于第一偏置電流源的輸出電流的1/4。
20、第二方面，本發(fā)明實施例提供了一種芯片剝離裂痕自檢測方法，應(yīng)用于如上述的芯片剝離裂痕自檢測電路，包括：
21、針對任一檢測周期：
22、控制第二偏置電流源的輸出電流與第一偏置電流源的輸出電流相等，并獲取比較器輸出的第一比較結(jié)果；
23、控制第二偏置電流源的輸出電流小于預(yù)設(shè)倍數(shù)的第一偏置電流源的輸出電流，并獲取比較器輸出的第二比較結(jié)果；
24、基于第一比較結(jié)果，判斷芯片是否存在剝離裂痕；
25、基于第二比較結(jié)果，判斷自檢測電路是否功能正常。
26、第三方面，本發(fā)明實施例提供了一種asic芯片，包括如上述的芯片剝離裂痕自檢測電路；在芯片的半導(dǎo)體襯底中，形成有一環(huán)繞芯片內(nèi)部核心電路區(qū)域外圍設(shè)置的檢測電阻模塊；其中，檢測電阻模塊由多個利用半導(dǎo)體襯底材料構(gòu)成的電阻單元串聯(lián)而成。
27、本發(fā)明實施例提供一種芯片剝離裂痕自檢測電路，通過利用半導(dǎo)體襯底材料形成并環(huán)繞芯片外圍串聯(lián)布局的檢測電阻模塊，結(jié)合貫穿所有金屬層的互連結(jié)構(gòu)，實現(xiàn)了對劃片工序可能傷及芯片內(nèi)部任意金屬層的深層剝離裂痕的高靈敏度、全覆蓋電氣檢測。同時集成了偏置電流源與比較器，通過對偏置電流源進(jìn)行配置實現(xiàn)在檢測芯片裂痕的同時完成對檢測電路自身功能完好的實時自診斷，滿足了高功能安全等級要求。整個電路可集成于芯片內(nèi)部，無需外部干預(yù)即可實現(xiàn)在線實時檢測，顯著提升了芯片的出廠良率與長期可靠性保障水平。
1.一種芯片剝離裂痕自檢測電路，其特征在于，包括：檢測電阻模塊、參考電阻模塊、第一偏置電流源、第二偏置電流源和比較器；
2.如權(quán)利要求1所述的芯片剝離裂痕自檢測電路，其特征在于，針對任意兩個相鄰電阻單元，所述相鄰電阻單元包括第一相鄰電阻單元和第二相鄰電阻單元；
3.如權(quán)利要求1所述的芯片剝離裂痕自檢測電路，其特征在于，相鄰電阻單元之間的間隔小于10μm。
4.如權(quán)利要求1至3任一項所述的芯片剝離裂痕自檢測電路，其特征在于，所述檢測電阻模塊具有第一阻值；所述參考電阻模塊具有第二阻值；所述第一阻值小于所述第二阻值。
5.如權(quán)利要求4所述的芯片剝離裂痕自檢測電路，其特征在于，所述第二偏置電流源為可編程偏置電流源；
6.如權(quán)利要求5所述的芯片剝離裂痕自檢測電路，其特征在于，在所述正常檢測模式下，若所述芯片未發(fā)生剝離裂痕，則所述比較器輸出為正；若所述芯片發(fā)生剝離裂痕導(dǎo)致檢測電阻模塊斷路，則所述比較器輸出為負(fù)；
7.如權(quán)利要求5所述的芯片剝離裂痕自檢測電路，其特征在于，所述第一阻值為所述第二阻值的1/2。
8.如權(quán)利要求7所述的芯片剝離裂痕自檢測電路，其特征在于，在所述故障測試模式下，所述第二偏置電流源被設(shè)置為其輸出電流等于所述第一偏置電流源的輸出電流的1/4。
9.一種芯片剝離裂痕自檢測方法，應(yīng)用于如權(quán)利要求5至8任一項所述的芯片剝離裂痕自檢測電路，其特征在于，包括：
10.一種asic芯片，其特征在于，包括如權(quán)利要求1至8任一項所述的芯片剝離裂痕自檢測電路；在所述芯片的半導(dǎo)體襯底中，形成有一環(huán)繞芯片內(nèi)部核心電路區(qū)域外圍設(shè)置的檢測電阻模塊；其中，所述檢測電阻模塊由多個利用所述半導(dǎo)體襯底材料構(gòu)成的電阻單元串聯(lián)而成。