本發明涉及半導體器件制造領域，特別是指一種雙向pnp結構的esd器件。
背景技術：
1、在人類的生活、生產制造過程中，每時每刻都存在電荷積累和釋放現象，稱之為靜電。尤其是電荷釋放的瞬間，其作用時間短、瞬間電流大的特點，對工業制造危害性極大，特別是先進的集成電路產業。隨著集成電路向先進工藝的邁進，其柵氧化層厚度減薄至納米量級，極易在靜電釋放的過程中受到損傷。
2、在部分電源總線或者工業通信類芯片會遇到這類情況，即總線上會出現負壓信號，芯片需要正常采集該信號，或對該信號保持透明。i/o上的負電壓不能對gnd漏電，并且保持一定的esd能力，這就需要設計一種雙向耐壓的esd器件。
3、常見的是采用兩個單向的esd器件串聯保護，但是該方案會導致esd面積急劇增加。
技術實現思路
1、本發明所要解決的技術問題在于提供一種雙向pnp結構的esd器件，通過調節阱間間距，實現雙向同電位/異電位的?esd?防護。
2、為解決上述問題，本發明提供一種雙向pnp結構的esd器件，包含：
3、由p型襯底、p型埋層、最外兩側與p型埋層接觸的p阱形成所述esd器件結構形成區域的整體隔離區，所述最外側p阱pw中還具有p+區，并由所述p+區引出所述esd器件的接地端，作為esd器件整體pn結的p端；
4、在所述的整體隔離區中，包含由n型埋層、n型深阱、n阱以及n阱中的n+區所形成的子隔離區，所述子隔離區包含從左至右的a、b、c、d四個相鄰的子隔離區；所述子隔離區中為隔離出的p型外延；
5、所述的n阱及n+區，p阱pw及p+區之間均以淺槽隔離結構sti進行隔離；
6、在所述的a、b、c、d四個子隔離區中的p型外延中，均具有p阱pw以及位于所述p阱中的端口p+區；其中，a、c子隔離區中的端口p+區引出后連在一起形成端口1，b、d子隔離區中的端口p+區引出后連在一起形成端口2；
7、a、d子隔離區中的p阱分別與整體隔離區兩最外側的n阱，a子隔離區中的p阱與其另一側最近的n阱之間的間距為s2，d子隔離區中的p阱與其另一側最近的n阱之間的間距為s1；
8、b、c子隔離區中的結構為對稱結構，其中，b子隔離區中，p阱位于中心處，p阱與兩側的n阱之間的間距為s1；在c子隔離區中，p阱位于中心且與兩側最近的n阱之間的間距為s2；
9、間距s3大于間距s1、s2。
10、進一步地，所述的p型襯底至少包含硅襯底、鍺硅襯底、砷化鎵襯底、氮化鎵襯底、碳化硅襯底。
11、進一步地，所述的esd?器件擊穿后，電流通過p型外延、n型埋層、p型襯底形成低阻泄放路徑，將?esd電荷快速泄放到?gnd。
12、進一步地，由于間距s3＞s1、s2，使得兩端gnd側的pn結擊穿電壓更高，esd?過壓時優先觸發s1、s2處擊穿，確保?esd?電流優先從端口側泄放。
13、進一步地，所述的間距s1決定了端口1到端口2的bv大小，所述的間距s2決定了端口2到端口1的bv大?。?/p>
14、所述的間距s1和間距s2，為相等或者不相等。
15、進一步地，通過調節間距s1和間距s2的大小，獲得不同的bv值；通過調節間距s1、s2的大小，實現雙向同電位/異電位的esd?防護。
16、進一步地，當間距s1和間距s2相等時，端口1和端口2的擊穿電壓bv一致，實現雙向同電位的esd保護；
17、當間距s1和間距s2不同時，端口1和端口2?的擊穿電壓bv不同，兩端觸發電壓不同，能適配不同電平的端口，實現雙向異電位的esd保護。
18、進一步地，所述的esd器件能集成在其他芯片內部，節省版圖面積。
19、本發明提供的一種雙向pnp結構的esd器件，設計間距s3＞s1、s2，通過調節間距s1、s2的大小，精準控制兩端的bv實現雙向同電位/異電位的?esd?防護，可適配不同的電平需求；可同時保護端口1和端口2，無需額外的單向器件。其結構緊湊，可集成在芯片內部，節省版圖面積。
1.一種雙向pnp結構的esd器件，其特征在于：
2.如權利要求1所述的雙向pnp結構的esd器件，其特征在于：所述的p型襯底至少包含硅襯底、鍺硅襯底、砷化鎵襯底、氮化鎵襯底、碳化硅襯底。
3.如權利要求1所述的雙向pnp結構的esd器件，其特征在于：所述的esd?器件擊穿后，電流通過p型外延、n型埋層、p型襯底形成低阻泄放路徑，將?esd電荷快速泄放到?gnd。
4.如權利要求1所述的雙向pnp結構的esd器件，其特征在于：
5.如權利要求1所述的雙向pnp結構的esd器件，其特征在于：所述的間距s1決定了端口1到端口2的bv大小，所述的間距s2決定了端口2到端口1的bv大小；
6.如權利要求5所述的雙向pnp結構的esd器件，其特征在于：
7.如權利要求6所述的雙向pnp結構的esd器件，其特征在于：
8.如權利要求1～7任一項所述的雙向pnp結構的esd器件，其特征在于：所述的esd器件能集成在其他芯片內部，節省版圖面積。