本申請(qǐng)涉及但不限于信號(hào)處理，尤其涉及一種信號(hào)處理裝置及其信號(hào)處理方法、控制裝置、存儲(chǔ)介質(zhì)。
背景技術(shù)：
1、在配網(wǎng)自動(dòng)化領(lǐng)域中，終端設(shè)備（包括dtu設(shè)備和ftu設(shè)備）需要大量的遙信信號(hào)來(lái)與配電網(wǎng)系統(tǒng)中的其他設(shè)備之間實(shí)現(xiàn)信息交互，也同樣需要大量的io輸出控制多個(gè)led燈來(lái)表示目前的狀態(tài)。
2、現(xiàn)有技術(shù)中，實(shí)現(xiàn)終端設(shè)備的io需求包括以下兩種方式：第一種是使用cpu聯(lián)合外擴(kuò)芯片（包括fpga芯片或cpld芯片），利用cpu接收以及處理遙信信號(hào)，利用外擴(kuò)芯片生成并發(fā)送輸出信號(hào)控制led燈；第二種是使用多個(gè)cpu，假設(shè)有兩個(gè)cpu，一個(gè)cpu接收以及處理遙信信號(hào)，使用另外一個(gè)cpu生成并發(fā)送輸出信號(hào)控制led燈。第一種方案需要更多的io接口完成cpu與外擴(kuò)芯片之間的通訊，第二種方案需要更多的cpu最小系統(tǒng)，以上兩種方案均會(huì)使產(chǎn)品的硬件成本大幅增加，同時(shí)多個(gè)芯片運(yùn)行時(shí)的功耗也較高。
技術(shù)實(shí)現(xiàn)思路
1、本申請(qǐng)實(shí)施例提供了一種信號(hào)處理裝置及其信號(hào)處理方法、控制裝置、存儲(chǔ)介質(zhì)，能夠有效降低實(shí)現(xiàn)終端設(shè)備的io需求時(shí)的功耗。
2、第一方面，本申請(qǐng)實(shí)施例提供了一種信號(hào)處理裝置,?包括：
3、da轉(zhuǎn)換器；
4、cpu，所述cpu設(shè)置有adc模塊和io接口，所述adc模塊與所述da轉(zhuǎn)換器的輸出端相連接；
5、調(diào)制電路，所述調(diào)制電路包括多個(gè)信號(hào)接收端口，所述調(diào)制電路的輸出端與所述da轉(zhuǎn)換器的輸入端相連接；
6、其中，所述調(diào)制電路能夠接收來(lái)自所述信號(hào)接收端口的外部信號(hào)，將接收到的全部所述外部信號(hào)調(diào)制成第一pwm波，并將所述第一pwm波通過(guò)所述da轉(zhuǎn)換器轉(zhuǎn)換成模擬量發(fā)送至所述cpu的所述adc模塊；所述cpu能夠基于目標(biāo)需求，通過(guò)所述adc模塊將所述模擬量轉(zhuǎn)換成第二pwm波，將所述第二pwm波轉(zhuǎn)換成多個(gè)數(shù)字信號(hào)，并將所述數(shù)字信號(hào)從io接口輸出至所述目標(biāo)需求對(duì)應(yīng)的目標(biāo)設(shè)備。
7、在一些實(shí)施例中,?所述調(diào)制電路的輸出端與所述io接口相連接。
8、在一些實(shí)施例中,?所述調(diào)制電路包括：
9、所述調(diào)制電路將從全部的所述信號(hào)接收端口接收到的所述外部信號(hào)調(diào)制成所述第一pwm波，并將所述第一pwm波發(fā)送至所述da轉(zhuǎn)換器；
10、所述da轉(zhuǎn)換器將所述第一pwm波轉(zhuǎn)換為模擬量，并將所述模擬量發(fā)送給所述cpu；
11、所述cpu基于第一映射表和所述模擬量確定各個(gè)所述外部信號(hào)的信號(hào)狀態(tài)，其中，所述第一映射表用于指示模擬量與外部信號(hào)的信號(hào)狀態(tài)之間的映射關(guān)系；
12、響應(yīng)于目標(biāo)需求，所述cpu通過(guò)所述adc模塊將所述模擬量轉(zhuǎn)換成第二pwm波，將所述第二pwm波轉(zhuǎn)換成多個(gè)數(shù)字信號(hào)，并將所述數(shù)字信號(hào)從io接口輸出至所述目標(biāo)需求對(duì)應(yīng)的目標(biāo)設(shè)備。
13、在一些實(shí)施例中,?所述調(diào)制電路的輸出端與io接口相連接，，在所述調(diào)制電路將從全部的所述信號(hào)接收端口接收到的所述外部信號(hào)調(diào)制成所述第一pwm波之后，所述方法還包括：
14、所述調(diào)制電路將所述第一pwm波發(fā)送至io接口，其中，所述第一pwm波對(duì)應(yīng)有參考占空比；
15、所述cpu基于第二映射表和所述參考占空比確定各個(gè)所述外部信號(hào)的信號(hào)狀態(tài)，其中，所述第二映射表用于指示pwm波的占空比與外部信號(hào)的信號(hào)狀態(tài)之間的映射關(guān)系。
16、在一些實(shí)施例中,?所述cpu基于第一映射表和所述模擬量確定各個(gè)所述外部信號(hào)的信號(hào)狀態(tài)，包括：
17、從第一映射表確定與所述模擬量對(duì)應(yīng)的第一目標(biāo)信號(hào)狀態(tài)；
18、將所述第一目標(biāo)信號(hào)狀態(tài)確定為各個(gè)所述外部信號(hào)的信號(hào)狀態(tài)。
19、在一些實(shí)施例中,?所述cpu基于第二映射表和所述參考占空比確定各個(gè)所述外部信號(hào)的信號(hào)狀態(tài)，包括：
20、從第二映射表中確定與所述參考占空比對(duì)應(yīng)的第二目標(biāo)信號(hào)狀態(tài)；
21、將所述第二目標(biāo)信號(hào)狀態(tài)確定為各個(gè)所述外部信號(hào)的信號(hào)狀態(tài)。
22、在一些實(shí)施例中,?所述調(diào)制電路包括：計(jì)數(shù)器，所述計(jì)數(shù)器連接有復(fù)位模塊和各個(gè)所述信號(hào)接收端口；mos管，所述mos管的柵極與所述計(jì)數(shù)器的輸出端相連接，所述mos管的漏極連接電源電壓，所述mos管的源極通過(guò)電阻接地，所述mos管的源極分別與所述da轉(zhuǎn)換器的輸入端和所述io接口相連接，所述調(diào)制電路將從全部的所述信號(hào)接收端口接收到的所述外部信號(hào)調(diào)制成所述第一pwm波，包括：
23、所述計(jì)數(shù)器的各個(gè)所述信號(hào)接收端口實(shí)時(shí)接收各個(gè)所述外部信號(hào)，并基于各個(gè)所述外部信號(hào)的信號(hào)狀態(tài)組合得到編碼值；
24、實(shí)時(shí)確定所述計(jì)數(shù)器的計(jì)數(shù)值；
25、當(dāng)所述計(jì)數(shù)值大于或等于所述編碼值，導(dǎo)通所述mos管，所述mos管的源極輸出高電平；
26、當(dāng)所述計(jì)數(shù)值達(dá)到預(yù)設(shè)閾值，所述復(fù)位模塊對(duì)所述計(jì)數(shù)器清零，重新關(guān)斷所述mos管，所述mos管的源極輸出低電平，控制所述計(jì)數(shù)器重新接收新的外部信號(hào)；
27、將所述mos管的源極輸出的周期性的高低電平序列確定為所述第一pwm波。
28、第三方面，本申請(qǐng)實(shí)施例提供了一種控制裝置，包括至少一個(gè)控制處理器和用于與所述至少一個(gè)控制處理器通信連接的存儲(chǔ)器；所述存儲(chǔ)器存儲(chǔ)有可被所述至少一個(gè)控制處理器執(zhí)行的指令，所述指令被所述至少一個(gè)控制處理器執(zhí)行，以使所述至少一個(gè)控制處理器能夠執(zhí)行如第二方面所述的信號(hào)處理方法。
29、第三方面，本申請(qǐng)實(shí)施例還提供了一種信號(hào)處理裝置，包括第二方面的控制裝置。
30、第四方面，本申請(qǐng)實(shí)施例還提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，存儲(chǔ)有計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)可執(zhí)行指令用于執(zhí)行如第二方面所述的信號(hào)處理方法。
31、本申請(qǐng)實(shí)施例提供了一種信號(hào)處理裝置及其信號(hào)處理方法、控制裝置、存儲(chǔ)介質(zhì),裝置包括：da轉(zhuǎn)換器；cpu，所述cpu設(shè)置有adc模塊和io接口，所述adc模塊與所述da轉(zhuǎn)換器的輸出端相連接；調(diào)制電路，所述調(diào)制電路包括多個(gè)信號(hào)接收端口，所述調(diào)制電路的輸出端與所述da轉(zhuǎn)換器的輸入端相連接；其中，所述調(diào)制電路能夠接收來(lái)自所述信號(hào)接收端口的外部信號(hào)，將接收到的全部所述外部信號(hào)調(diào)制成第一pwm波，并將所述第一pwm波通過(guò)所述da轉(zhuǎn)換器發(fā)送至所述cpu的所述adc模塊；所述cpu能夠基于目標(biāo)需求，根據(jù)所述adc模塊輸出的信號(hào)生成第二pwm波，將所述第二pwm波轉(zhuǎn)換成多個(gè)數(shù)字信號(hào)，并將所述數(shù)字信號(hào)從io接口輸出至所述目標(biāo)需求對(duì)應(yīng)的目標(biāo)設(shè)備。根據(jù)本申請(qǐng)實(shí)施例提供的方案，結(jié)合調(diào)制電路和cpu，實(shí)現(xiàn)將多個(gè)數(shù)字信號(hào)轉(zhuǎn)換成單個(gè)pwm信號(hào)以及單個(gè)pwm信號(hào)轉(zhuǎn)換成多個(gè)數(shù)字信號(hào)，即實(shí)現(xiàn)單個(gè)cpu就能完成多個(gè)數(shù)字信號(hào)的輸入和輸出，從而有效降低實(shí)現(xiàn)終端設(shè)備的io需求時(shí)的功耗。
1.一種信號(hào)處理裝置，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的信號(hào)處理裝置，其特征在于，所述調(diào)制電路的輸出端與所述io接口相連接。
3.根據(jù)權(quán)利要求2所述的信號(hào)處理裝置，其特征在于，所述調(diào)制電路包括：
4.一種信號(hào)處理方法，其特征在于，應(yīng)用于權(quán)利要求1至3任意一項(xiàng)所述的信號(hào)處理裝置，所述方法包括：
5.根據(jù)權(quán)利要求1所述的信號(hào)處理方法，其特征在于，所述調(diào)制電路的輸出端與所述io接口相連接，在所述調(diào)制電路將從全部的所述信號(hào)接收端口接收到的所述外部信號(hào)調(diào)制成所述第一pwm波之后，所述方法還包括：
6.根據(jù)權(quán)利要求4所述的信號(hào)處理方法，其特征在于，所述cpu基于第一映射表和所述模擬量確定各個(gè)所述外部信號(hào)的信號(hào)狀態(tài)，包括：
7.根據(jù)權(quán)利要求5所述的信號(hào)處理方法，其特征在于，所述cpu基于第二映射表和所述參考占空比確定各個(gè)所述外部信號(hào)的信號(hào)狀態(tài)，包括：
8.根據(jù)權(quán)利要求4所述的信號(hào)處理方法，其特征在于，所述調(diào)制電路包括：計(jì)數(shù)器，所述計(jì)數(shù)器連接有復(fù)位模塊和各個(gè)所述信號(hào)接收端口；mos管，所述mos管的柵極與所述計(jì)數(shù)器的輸出端相連接，所述mos管的漏極連接電源電壓，所述mos管的源極通過(guò)電阻接地，所述mos管的源極分別與所述da轉(zhuǎn)換器的輸入端和所述io接口相連接，所述調(diào)制電路將從全部的所述信號(hào)接收端口接收到的所述外部信號(hào)調(diào)制成所述第一pwm波，包括：
9.一種控制裝置，其特征在于，包括至少一個(gè)控制處理器和用于與所述至少一個(gè)控制處理器通信連接的存儲(chǔ)器；所述存儲(chǔ)器存儲(chǔ)有可被所述至少一個(gè)控制處理器執(zhí)行的指令，所述指令被所述至少一個(gè)控制處理器執(zhí)行，以使所述至少一個(gè)控制處理器能夠執(zhí)行如權(quán)利要求4至8任一項(xiàng)所述的信號(hào)處理方法。
10.一種信號(hào)處理裝置，其特征在于，包括權(quán)利要求8所述的控制裝置。