彩膜陣列基板、顯示裝置及彩膜陣列基板的制作方法

彩膜陣列基板、顯示裝置及彩膜陣列基板的制作方法
【專利摘要】本發明公開了一種彩膜陣列基板、顯示裝置及彩膜陣列基板的制作方法，涉及顯示【技術領域】。所述彩膜陣列基板包括襯底基板、形成在所述襯底基板上的薄膜晶體管陣列、形成在所述薄膜晶體管陣列上的彩色濾光膜，還包括形成在所述彩色濾光膜上的黑矩陣、以及形成在所述黑矩陣上的平坦化層。本發明調整了黑矩陣在彩膜陣列基板制程中的工藝順序，通過在黑矩陣上形成平坦化層，隔絕了黑矩陣與第一電極層、第二電極層之間的距離，有效防止了黑矩陣對第一電極層和第二電極層之間電場的影響，解決了黑矩陣對平面電場產生串擾信號的問題，改善了顯示效果。
【專利說明】彩膜陣列基板、顯示裝置及彩膜陣列基板的制作方法

【技術領域】
[0001]本發明涉及顯示【技術領域】，尤其涉及一種彩膜陣列基板、包括該彩膜陣列基板的顯示裝置、以及該彩膜陣列基板的制作方法。

【背景技術】
[0002]隨著人們對液晶顯示產品高、精、細品質的要求越來越高,產線對液晶顯示屏的陣列基板和彩膜基板的對位壓盒精度要求也越來越高。傳統的對盒工藝已經無法滿足高精度要求，而通過在TFT陣列基板上制作彩色濾光膜來提高對位精度和提升開口率的COA (CF onArray)技術逐漸發展起來。
[0003]COA技術直接在TFT陣列基板上制備彩色濾光膜和黑矩陣，使其與ITO像素電極的對位精度要求大幅度減小，從而使像素的開口率大幅度提高，實現增大光透過率和對比度的目的。
[0004]目前COA技術主要應用在小尺寸中高分辨率產品中，現有的COA基板(彩膜陣列基板)結構如圖1中所示，其制作流程如圖2所示。這里用到的方位詞“上、下”是指如圖1中所示的“上、下”方向。在TFT陣列16上依次制備彩色濾光膜11、第一電極層12、鈍化層13、第二電極層14、以及黑矩陣15。由于彩色濾光膜11中RGB像素的角段差等原因，通常還需要在彩色濾光膜11上再做一層平坦化層，以防止電極(通常是ITO電極)斷裂。現有技術中提到如下制作平坦化層的工藝流程:首先在彩色濾光膜上形成過孔，然后在所述彩色濾光膜上制作亞克力層以起到平坦化層的作用，然而上述過孔會對ITO電極的成膜性能造成影響。
[0005]此外，由于黑矩陣15的光刻膠中含有導電碳粉粒子，黑矩陣15與第二電極層14容易產生水平方向的感應電場，如圖3中所示，影響顯示效果。對于ADS類型的產品，在TFT器件上進行黑矩陣工藝時，黑矩陣15還會與接線區(Fan out區)的柵線(Gate line)產生感應電場,導致開機產生明顯白線。


【發明內容】

[0006]本發明的目的在于提供一種彩膜陣列基板、顯示裝置及彩膜陣列基板的制作方法，解決現有彩膜陣列基板中黑矩陣對平面電場造成串擾信號從而影響顯示效果的技術問題。
[0007]為解決上述技術問題，作為本發明的第一個方面，提供一種彩膜陣列基板，包括襯底基板、形成在所述襯底基板上的薄膜晶體管陣列、形成在所述薄膜晶體管陣列上的彩色濾光膜，還包括形成在所述彩色濾光膜上的黑矩陣、以及形成在所述黑矩陣上的平坦化層。
[0008]優選地，所述彩膜陣列基板還包括形成在所述平坦化層上方的第一電極層、鈍化層和第二電極層，所述鈍化層形成在所述第一電極層和所述第二電極層之間。
[0009]優選地，所述第一電極層、所述鈍化層和所述第二電極層從下至上依次形成在所述平坦化層上，所述第一電極層中的第一電極通過貫穿所述平坦化層、所述黑矩陣和所述彩色濾光膜的過孔與所述薄膜晶體管陣列中相應的薄膜晶體管的漏極相連。
[0010]優選地，所述平坦化層的厚度在2.5 μ m-3.0 μ m之間。
[0011]優選地，所述平坦化層的介電常數在3.0-5.0之間。
[0012]優選地，所述平坦化層的電阻率在1012Ω.Cm-1O14Q.cm之間。
[0013]優選地，所述平坦化層的材料為聚甲基丙烯酸甲酯、含氟聚合物、含酰亞胺環結構的聚合物、硅烷交聯聚乙烯和四甲基硅甲烷聚合物中的任意一者或任意幾者的混合。
[0014]作為本發明的第二個方面，還提供一種顯示裝置，包括本發明所提供的上述彩膜陣列基板。
[0015]作為本發明的第三個方面，還提供一種彩膜陣列基板的制作方法，所述方法包括以下步驟:
[0016]S101、提供襯底基板并在所述襯底基板上形成薄膜晶體管陣列；
[0017]S102、在所述薄膜晶體管陣列上形成彩色濾光膜；
[0018]S103、在所述彩色濾光膜上形成黑矩陣；
[0019]S104、在所述黑矩陣上形成平坦化層。
[0020]優選地，所述方法還包括以下步驟:
[0021]S105、在所述平坦化層上依次形成第一電極層、鈍化層和第二電極層。
[0022]優選地，在所述步驟S104和所述步驟S105之間還包括以下步驟:
[0023]通過干刻法形成貫穿所述彩色濾光膜、所述黑矩陣和所述平坦化層的過孔，以使得所述步驟S105中形成的第一電極層中的第一電極通過所述過孔與所述薄膜晶體管陣列中相應的薄膜晶體管的漏極相連。
[0024]本發明調整了黑矩陣在彩膜陣列基板制程中的工藝順序，通過在黑矩陣上形成平坦化層，隔絕了黑矩陣與第一電極層、第二電極層之間的距離，有效防止了黑矩陣對第一電極層和第二電極層之間電場的影響，解決了黑矩陣對平面電場產生串擾信號的問題，改善了顯示效果。

【專利附圖】

【附圖說明】
[0025]附圖是用來提供對本發明的進一步理解，并且構成說明書的一部分，與下面的【具體實施方式】一起用于解釋本發明，但并不構成對本發明的限制。
[0026]圖1是現有彩膜陣列基板的結構示意圖；
[0027]圖2是現有彩膜陣列基板的制作流程示意圖；
[0028]圖3是現有彩膜陣列基板的實際顯示效果示意圖；
[0029]圖4是本發明實施例提供的彩膜陣列基板的結構示意圖；
[0030]圖5是本發明實施例提供的彩膜陣列基板的實際顯示效果示意圖；
[0031]圖6是ADS產品中第一電極層與SD層(Data line)產生稱合電場的不意圖；
[0032]圖7是本發明實施例提供的彩膜陣列基板的制作方法流程圖；
[0033]圖8是本發明實施例提供的彩膜陣列基板的制作流程示意圖；
[0034]在附圖中，11:彩色濾光膜；12:第一電極層；13:鈍化層；14:第二電極層；15:黑矩陣；16 =TFT陣列；17:平坦化層。

【具體實施方式】
[0035]以下結合附圖對本發明的【具體實施方式】進行詳細說明。應當理解的是，此處所描述的【具體實施方式】僅用于說明和解釋本發明，并不用于限制本發明。
[0036]本發明首先提供一種彩膜陣列基板，其結構如圖4所示。需要指出的是，在本發明中用到的方位詞“上、下”是指如圖4中所示的“上、下”方向。所述彩膜陣列基板包括襯底基板、形成在所述襯底基板上的TFT陣列16、形成在所述TFT陣列16上的彩色濾光膜11，還包括形成在所述彩色濾光膜11上的黑矩陣15、以及形成在所述黑矩陣15上的平坦化層17。
[0037]所述彩膜陣列基板還包括形成在所述平坦化層17上方的第一電極層12、鈍化層13和第二電極層14，所述鈍化層13形成在所述第一電極層12和所述第二電極層14之間。
[0038]需要指出的是，所述第一電極層12和所述第二電極層14的位置是可以互換的。在圖4中，所述第一電極層12、所述鈍化層13和所述第二電極層14從下至上依次形成在所述平坦化層17上，所述第一電極層12中的第一電極通過貫穿所述平坦化層17、所述黑矩陣15和所述彩色濾光膜11的過孔與所述TFT陣列16中相應的薄膜晶體管的漏極相連。
[0039]所述第一電極層12可以為像素電極層，包括多個像素電極。所述第二電極層14可以為公共電極層，包括多個公共電極。所述像素電極可以是ITO電極，所述公共電極也可以是ITO電極。
[0040]本發明中使用的平坦化層17隔絕開了黑矩陣15與第一電極層12、鈍化層13和第二電極層14之間的距離，有效防止了黑矩陣15中的導電碳粉粒子對第一電極層12和第二電極層14之間電場的影響。
[0041]由于目前顯示產品具有低電壓的特性，因此避免了對平坦化層17產生電流擊穿的風險，降低了第一電極層12和第二電極層14之間的電場對黑矩陣15中導電粒子的感應，改善了顯示效果。
[0042]此外，現有技術中黑矩陣與接線區(Fan out區)的柵線引線也會產生感應電場，這類感應電場將導致開機產生明顯白線，本發明對于減弱此類感應電場也有一定的效果。
[0043]圖5是本發明實施例提供的彩膜陣列基板的實際顯示效果示意圖，對比圖3可以看出，由于平坦化層17的隔絕作用，第一電極層12和第二電極層14之間的電場不會受到黑矩陣15中導電碳粉粒子的干擾，顯示效果得到明顯改善。
[0044]通過以下實施例可以確定上述平坦化層的優選厚度。在ADS產品中，第一電極層與SD層(Data line)之間的輸入電壓介于_5V至5V之間，第一電極層與SD層之間產生耦合電場，造成顯不串擾不良(Cross talk)。圖6是第一電極層與SD層產生f禹合電場的不意圖，圖中第一電極層與SD層的間距為5.75 μ m。通過大量的實驗測試表明，對于5 μ m左右間距產生的耦合電場，采用厚度約2.5 μ m-3.0 μ m的高分子層就能夠起到降低耦合電場的作用。
[0045]針對本發明，在彩膜陣列基板的結構中，結合顯示和工藝等方面的要求，黑矩陣與兩層ITO電極層之間的間距大約是在5μπι-10μπι之間，優選的平坦化層的厚度在
2.5 μ m-3.0 μ m 之間。
[0046]上述方案參考的公式為:
[0047]C = ε r*S/4 Ji kd
[0048]式中，C是耦合電容，ε r是介電常數，k是靜電力常量，S是兩極板的正對面積，d是兩極板的垂直距離。從上述公式中可以看出，具有低介電常數的材料是屏蔽和降低耦合電場的重要手段。本發明中，所述平坦化層的介電常數優選在3.0-5.0之間。
[0049]除了具有低介電常數的材料，具有較高的電阻率的材料也具有良好的隔絕耦合電場的作用，經過大量實驗表明，本發明中平坦化層的電阻率優選在1012Ω.Cm-1O14Q._之間。
[0050]例如，所述平坦化層的材料可以是聚甲基丙烯酸甲酯、含氟聚合物、含酰亞胺環結構的聚合物、硅烷交聯聚乙烯和四甲基硅甲烷聚合物中的任意一者或任意幾者的混合，也可以是其它滿足電阻率和介電常數要求的材料。進一步地，所述平坦化層材料可以是Samyang公司生產的平坦化材料SSP-721。
[0051]本發明還提供一種顯示裝置，所述顯示裝置包括本發明提供的上述任一種彩膜陣列基板、與所述彩膜陣列基板對盒設置的對盒基板、以及填充在兩者之間的液晶層。
[0052]本發明還提供一種彩膜陣列基板的制作方法，如圖7所示，該方法包括以下步驟:
[0053]S101、提供襯底基板并在所述襯底基板上形成薄膜晶體管陣列；
[0054]S102、在所述薄膜晶體管陣列上形成彩色濾光膜；
[0055]S103、在所述彩色濾光膜上形成黑矩陣；
[0056]S104、在所述黑矩陣上形成平坦化層。
[0057]進一步地，所述方法還包括以下步驟:
[0058]S105、在所述平坦化層上依次形成第一電極層、鈍化層和第二電極層。其中，所述第一電極層和所述第二電極層的位置是可以互換的，所述鈍化層位于所述第一電極層和所述第二電極層第二電極層之間。通常情況下，所述第一電極層為像素電極層，所述第二電極層為公共電極層。
[0059]圖8是本發明實施例提供的彩膜陣列基板的制作流程示意圖。首先在襯底基板上形成TFT陣列16，之后在TFT陣列16上形成彩色濾光膜11，之后在彩色濾光膜11上形成黑矩陣15，之后在黑矩陣15上形成平坦化層17，然后在平坦化層17上依次形成第一電極層12、鈍化層13和第二電極層14。
[0060]本發明方法在傳統彩膜陣列基板的制作流程基礎上調整了黑矩陣15的工藝順序，將黑矩陣15形成在彩色濾光膜11上，然后在黑矩陣15上形成一層平坦化層17來隔絕第一電極層12、鈍化層13和第二電極層14。通過隔離開黑矩陣15與第一電極層12、鈍化層13和第二電極層14之間的距離，來防止黑矩陣15對兩層ITO電極層之間平面電場的串擾，改善了顯示效果。顯然，本發明方法只調整了工藝順序，并未增加新的工藝步驟。
[0061]優選地，所述平坦化層17的厚度在2.5 μ m-3.0 μ m之間，制作所述平坦化層17的材料具有高電阻率、低介電常數的特性，其介電常數優選在3.0-5.0之間，其電阻率優選在112 Ω.Cm-1O14Q.cm 之間。
[0062]進一步地，本發明方法還包括以下步驟:
[0063]形成貫穿所述彩色濾光膜11、所述黑矩陣15和所述平坦化層17的過孔，以使得所述步驟S105中形成的第一電極層12中的第一電極通過所述過孔與TFT陣列16中的薄膜晶體管的漏極相連。所述第一電極層可以是像素電極層，那么像素電極層中的像素電極通過所述過孔與所述薄膜晶體管的漏極相連。
[0064]在本發明中，所述過孔可以采用區別于傳統濕刻工藝的干刻工藝來完成。由于彩色濾光膜、黑矩陣和平坦化層都是高分子膜，使用干刻工藝可以一步完成，避免了單層刻蝕過孔對位困難的問題。
[0065]干刻反應的機理是:等離子體電離，O2與高分子膜中的C、H進行反應。所述過孔的孔徑和深度主要由掩膜板設定，并通過參數進行控制，所述參數主要有:等離子體的能量、氣體的流量、壓力、和時間等。上述參數中，O2流量通常控制在10000mL/min-20000mL/min，反應時間通常控制在120s-200s，真空壓力控制在1Pa以下。例如彩色濾光膜、黑矩陣和平坦化層的厚度之和一般在3 μ m-4 μ m之間，相應的孔徑一般要求在5 μ m_10 μ m之間。對于不同的產品，設定也不同。
[0066]可以理解的是，以上實施方式僅僅是為了說明本發明的原理而采用的示例性實施方式，然而本發明并不局限于此。對于本領域內的普通技術人員而言，在不脫離本發明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發明的保護范圍。
【權利要求】
1.一種彩膜陣列基板，包括襯底基板、形成在所述襯底基板上的薄膜晶體管陣列、形成在所述薄膜晶體管陣列上的彩色濾光膜，其特征在于，還包括形成在所述彩色濾光膜上的黑矩陣、以及形成在所述黑矩陣上的平坦化層。
2.根據權利要求1所述的彩膜陣列基板，其特征在于，所述彩膜陣列基板還包括形成在所述平坦化層上方的第一電極層、鈍化層和第二電極層，所述鈍化層形成在所述第一電極層和所述第二電極層之間。
3.根據權利要求2所述的彩膜陣列基板，其特征在于，所述第一電極層、所述鈍化層和所述第二電極層依次形成在所述平坦化層上，所述第一電極層中的第一電極通過貫穿所述平坦化層、所述黑矩陣和所述彩色濾光膜的過孔與所述薄膜晶體管陣列中相應的薄膜晶體管的漏極相連。
4.根據權利要求1至3任一項所述的彩膜陣列基板，其特征在于，所述平坦化層的厚度在 2.5 μ m-3.0 μ m 之間。
5.根據權利要求1至3任一項所述的彩膜陣列基板，其特征在于，所述平坦化層的介電常數在3.0-5.0之間。
6.根據權利要求1至3任一項所述的彩膜陣列基板，其特征在于，所述平坦化層的電阻率在 112 Ω.Cm-1O14Q.cm 之間。
7.根據權利要求1至3任一項所述的彩膜陣列基板，其特征在于，所述平坦化層的材料為聚甲基丙烯酸甲酯、含氟聚合物、含酰亞胺環結構的聚合物、硅烷交聯聚乙烯和四甲基硅甲烷聚合物中的任意一者或任意幾者的混合。
8.—種顯示裝置，其特征在于，包括權利要求1-7任一項所述的彩膜陣列基板。
9.一種彩膜陣列基板的制作方法，其特征在于，所述方法包括以下步驟:5101、提供襯底基板并在所述襯底基板上形成薄膜晶體管陣列；5102、在所述薄膜晶體管陣列上形成彩色濾光膜；5103、在所述彩色濾光膜上形成黑矩陣；5104、在所述黑矩陣上形成平坦化層。
10.根據權利要求9所述的彩膜陣列基板的制作方法，其特征在于，所述方法進一步包括以下步驟:5105、在所述平坦化層上依次形成第一電極層、鈍化層和第二電極層。
11.根據權利要求10所述的彩膜陣列基板的制作方法，其特征在于，在所述步驟S104和所述步驟S105之間還包括以下步驟:通過干刻法形成貫穿所述彩色濾光膜、所述黑矩陣和所述平坦化層的過孔，以使得所述步驟S105中形成的第一電極層中的第一電極通過所述過孔與所述薄膜晶體管陣列中相應的薄膜晶體管的漏極相連。
【文檔編號】G02F1/1335GK104076550SQ201410270639
【公開日】2014年10月1日 申請日期:2014年6月17日 優先權日:2014年6月17日
【發明者】靳福江, 陳軼 申請人:京東方科技集團股份有限公司, 成都京東方光電科技有限公司