本發明屬于毫米波雷達領域，具體涉及毫米波調頻連續波雷達系統設計以及毫米波雷達信號處理。
背景技術：
雷達是一種利用電磁波來完成指定區域內包括目標有無的判斷、準確位置定位、實時跟蹤及目標運動參數的估計等功能的電子系統。線性調頻連續波（fmcw）雷達因為簡單實用的結構和十分良好的測距性能在眾多的近程雷達系統應用領域中得到了人們的重視，有著更大更廣的發揮價值。線性調頻連續波雷達的發射在時間上是連續的，并且與只發射單一頻率或多個離散頻率點電磁波的連續波雷達系統不同，線性調頻連續波雷達系統所發射電磁的頻率隨時間是呈線性變化的。因此線性調頻連續波雷達有著重量輕、體積小、成本低等優點，在軍事和民用領域有著廣泛的研究和應用。線性調頻連續波雷達在發射和接收同時進行，不存在類似脈沖雷達工作中由于收發之間時間交替性所帶來的一些距離單元檢測不到的情況，所以線性調頻連續波在民用的車載、船載等防撞預警方面也有相當可觀的應用前景。
近年來，fmcw毫米波雷達系統在很多領域得到了應用，包括服務于安全駕駛的車載、防撞預警、氣象觀測、戰場偵察、校園、監獄等場合的安防等等。對于調頻連續波雷達在防撞預警領域的應用，國內外很多的院校、科研院所以及科技公司做了大量的研究工作。研制一款全天候、低誤報率、無死角、成本低、可靠性好的測距防撞預警雷達是一大熱點。
一方面，廣闊的民用和軍事應用前景推進了線性調頻連續波雷達技術不斷向前發展，另外一方面，雷達信號處理技術的發展和性能要求的不斷提升都對具體的硬件實現提出了越來越高的要求。fpga因其所具有的設計的靈活性以及開發的迅速性已經成為當今數字信號處理系統的核心芯片之一，為雷達信號處理的工程實現提供了良好的平臺，并且隨著技術的發展，fpga在雷達的實用化上將起著更加重要的作用。
無人機主要應用在民事領域和軍事領域兩大方面。民事領域上，無人機已被應用于空中拍攝、電力巡查、資源勘探測繪等諸多通航領域；同時，越來越多的人成為無人機飛行愛好者，從無人機飛行中體驗樂趣和刺激。在軍事領域上，由于無人機擁有隱蔽性好，作戰環境要求低，戰場生存能力強，避免飛行員自身傷亡等優點，已經被廣泛應用于現代戰爭或平時的軍事任務上。無人機的發展趨勢迅猛，但是在告訴發展之余還存在很多空白，其中一個就是無人機對于自身周圍的障礙物探測和規避能力基本還是一個空白，這也成了無人機最大的一個殺手。無人機在飛行過程中，螺旋槳的轉速達到每分鐘上萬轉，如果碰到外物，后果是災難性的，無人機及其攜帶的高價值的任務荷載將損毀，造成附帶地面上海，尤其可能對地面人員造成傷害。在市場上的中小型無人機，幾乎都沒有自主防撞的功能。為了保證無人機安全的飛行，一方面靠地面操縱人員豐富的經驗和超前的意識，另外一方面依賴提前規劃一條安全無障礙的航線。以上存在的問題是顯然的，如果操作手操作不當，可能造成“炸機”；如果預設航線上出現障礙物，無人機則將必然“炸機”。這些給無人機的安全飛行帶來了巨大的隱患，極大地限制了無人機的推廣，提高了無人機的應用門檻。市場迫切需要無人機擁有自主防撞功能。
技術實現要素：
本發明的目的是針對現有市場上中小型無人機防撞技術的不足而提供一種基于fmcw毫米波雷達的無人機防撞預警信號處理系統，通過在無人機的前后左右安裝該毫米波雷達系統，形成360度無死角檢測區域，當雷達系統檢測到前方有障礙物，并且距離低于設定的閾值時，蜂鳴器模塊進行預警，同時也可以通過串口，查看雷達系統所探測的距離。本發明旨在提供一種雷達信號處理系統，以實現無人機在復雜飛行環境下的防撞預警。
實現本發明目的的具體技術方案是：
一種基于fmcw毫米波雷達的無人機防撞預警信號處理系統，該系統包括電源管理模塊、射頻前端模塊、信號處理模塊、顯示模塊以及預警執行模塊。其中，所述射頻前端模塊由掃頻控制模塊、vco模塊、功分器模塊、發射天線、接收天線、低噪放大器模塊、混頻器模塊和濾波放大模塊組成；所述信號處理模塊由adc模塊、fir濾波器模塊、fifo緩存模塊、上差拍fft模塊、下差拍fft模塊、上差拍取模比較模塊、下差拍取模比較模塊、上下掃頻配對模塊和解析距離模塊組成；所述顯示模塊由串口模塊和pc端顯示模塊組成；所述預警執行模塊為蜂鳴器模塊；所述射頻前端模塊中，掃頻控制模塊的控制端與vco模塊連接，vco的輸出端與功分器模塊連接，功分器模塊的輸出分兩路，一路經發射天線輸出，另外一路與混頻器模塊的輸入端連接，接收天線與低噪放大器模塊連接，低噪放大器的輸出信號送入混頻器模塊，混頻器模塊的輸出端與濾波放大模塊連接；所述信號處理模塊中，濾波放大模塊的輸出端與adc模塊連接，adc輸出的i、q信號分別經過fir濾波器模塊，fir濾波器模塊的輸出與fifo緩存器模塊的輸入端連接，將fifo緩存器模塊里面的數據組合，i路和q路的上差拍信號送入上差拍fft模塊，i路和q路的下差拍信號送入下差拍fft模塊，上差拍fft模塊的輸出與上差拍取模比較模塊連接，下差拍fft模塊的輸出與下差拍取模比較模塊連接，上差拍取模比較模塊與下差拍取模比較模塊的輸出與上下掃頻配對模塊連接，上下掃頻配對模塊的輸出與解析距離模塊輸入連接；所述顯示模塊中，解析距離模塊的輸出與串口模塊連接，串口模塊與pc端顯示模塊通過串口線連接；所述預警執行模塊中，解析距離模塊的輸出與蜂鳴器模塊連接；所述電源管理模分別連接射頻前端模塊、信號處理模塊、顯示模塊及預警執行模塊。
所述fmcw毫米波雷達采用三角波調制方式；所述vco模塊的中心頻率為24ghz或77ghz；所述掃頻控制模塊的掃頻帶寬為200mhz或1.5ghz。
所述信號處理模塊的控制核心采用fpga控制器，fpga的型號為xc7a35t。
所述系統安裝在無人機的前后左右四個方向，構成360度無死角檢測。
本發明的優點是：
1）本發明采用可編程邏輯器件fpga作為主控芯片，有著強大的并行處理能力，提高了良好的信號處理平臺。
2）本發明的防撞預警可以做到全天時全天候，并且系統有著很強的抗干擾能力。
3）本發明簡單實用，防撞預警靈敏度高，可靠性好。
附圖說明
圖1為本發明系統結構框架圖；
圖2為本發明實施例2在障礙物距離為9.5米處實際測試仿真圖。
具體實施方式
以下結合附圖及實施例對本發明進行詳細描述。
實施例1
參閱圖1，本實施例包括電源管理模塊、射頻前端模塊、信號處理模塊、顯示模塊以及預警執行模塊。其中，所述射頻前端模塊由掃頻控制模塊、vco模塊、功分器模塊、發射天線、接收天線、低噪放大器模塊、混頻器模塊和濾波放大模塊組成；所述信號處理模塊由adc模塊、fir濾波器模塊、fifo緩存模塊、上差拍fft模塊、下差拍fft模塊、上差拍取模比較模塊、下差拍取模比較模塊、上下掃頻配對模塊和解析距離模塊組成；所述顯示模塊由串口模塊和pc端顯示模塊組成；所述預警執行模塊為蜂鳴器模塊；所述射頻前端模塊中，掃頻控制模塊的控制端與vco模塊連接，vco的輸出端與功分器模塊連接，功分器模塊的輸出分兩路，一路經發射天線輸出，另外一路與混頻器模塊的輸入端連接，接收天線與低噪放大器模塊連接，低噪放大器的輸出信號送入混頻器模塊，混頻器的輸入端與濾波放大模塊連接；所述信號處理模塊中，濾波放大模塊的輸出端與adc模塊連接，adc輸出的i、q信號分別經過fir濾波器模塊，fir濾波器模塊的輸出與fifo緩存器模塊的輸入端連接，將fifo緩存器模塊里面的數據組合，i路和q路的上差拍信號送入上差拍fft模塊，i路和q路的下差拍信號送入下差拍fft模塊，上差拍fft模塊的輸出與上差拍取模比較模塊連接，下差拍fft模塊的輸出與下差拍取模比較模塊連接，上差拍取模比較模塊與下差拍取模比較模塊的輸出與上下掃頻配對模塊連接，上下掃頻配對模塊的輸出與解析距離模塊輸入連接；所述顯示模塊中，解析距離模塊的輸出與串口模塊連接，串口模塊與pc端顯示模塊通過串口線連接；所述預警執行模塊中，解析距離模塊的輸出與蜂鳴器模塊連接。
本系統具體工作如下：
步驟s1：電源管理模塊給射頻前端模塊、信號處理模塊、顯示模塊以及預警執行模塊供電，使得這四大模塊處于正常的工作狀態；
步驟s2：掃頻控制模塊開始工作，控制vco模塊，產生頻率隨時間線性變化的正弦波信號；
步驟s3：vco模塊產生的信號送入功分器模塊，分為兩路，一路送給發射天線，另外一路送給混頻器模塊；
步驟s4：發射天線發射出的信號被目標發射，接收天線接收到這個回波信號，送給低噪放大器模塊進行放大；
步驟s5：低噪放大器模塊將放大后的信號送給混頻器模塊，與s3中的信號進行下混頻；
步驟s6：混頻器模塊的混頻信號交給濾波放大模塊進行濾波和放大，產生比較平滑的差頻信號；
步驟s7：將平滑的差頻信號交給adc模塊進行模數采樣，產生i/q兩路差頻數字信號；
步驟s8：i/q兩路信號分別送入fir濾波器模塊進行數字濾波處理；
步驟s9：fir濾波器的輸出結果送入fifo緩存器中進行緩存；
步驟s10：抽取fifo緩存器中的i路和q路的上差拍的信號進行組合，送入上差拍fft模塊中，抽取fifp緩存器中i路和q路的下差拍的信號進行組合，送入下差拍fft模塊中；
步驟s11：將上差拍fft模塊中的結果送入上差拍取模比較模塊中進行處理，得到上差頻的最大值；將下差拍fft模塊中的結果送入下差拍取模比較模塊中進行處理，得到下差拍的最大值；
步驟s12：將上下差拍的fft結果進行配對，送入上下掃頻配對模塊，得到上差拍頻率和下差頻頻率；
步驟s13：將上下差拍頻率送入上下解析距離模塊，得到被測目標的距離；
步驟s14：將距離信息通過串口，傳輸到pc端上進行顯示；
步驟s15：若被測物體的距離小于設定的閾值距離時，則蜂鳴器進行報警。
實施例2
以本系統24g的vco模塊本振頻率為例，掃頻周期為上掃頻100us，下掃頻100us，調制方式是三角波調制，掃頻帶寬為200mhz，adc模塊的采樣位數為12位，adc的采樣速率為1.28msps。每個周期adc有256個數據，其中上掃頻128個數據，下掃頻128個數據。
在賽靈思公司的fpga開發環境vivado下進行開發。其中fir模塊的時鐘速率為1.28mhz，fifo模塊的寫時鐘速率為1.28mhz，讀時鐘速率為128mhz，深度為256。上下差拍fft模塊的時鐘速率為128mhz，采樣速率為1.28mhz。將上下差拍的128個數據送入fft模塊，并且將數據進行補0操作，補到512個數據，再進行fft運算。
如圖2所示，在9.5米處測試，adc的采樣結果在vivado環境下雷達信號處理系統進計算，結果為十六進制的99。其中十六進制99為距離擴16倍的結果，實際測試結果為
以上詳細描述了本發明的優選實施方式，但是，本發明并不限于上述實施方式中的具體細節，在本發明的技術構思范圍內，可以對本發明的技術的方案進行多種等同變換，這些等同變換均屬于本發明的保護范圍。