本發明屬于電子電路設計領域，具體涉及一種離散憶阻混沌神經元實現方法及其實現電路。
背景技術：
1、隨著人工智能和類腦計算的快速發展，模擬生物神經元的非線性動力學行為已成為構建新一代高效信息處理系統的基石。在眾多神經元模型中，混沌神經元因其能夠產生非周期、復雜的動力學特性，在聯想記憶、組合優化及保密通信等領域展現出獨特的應用價值。
2、針對混沌神經元，早期的研究多關注于連續型神經元模型。近年來，以aihara模型為代表的離散混沌神經元，因其結構簡潔、易于系統集成以及便于大規模陣列化部署的特性，逐漸成為學術界與工業界的研究熱點。
3、但是，現有的離散混沌神經元方案，在理論建模與硬件實現兩個維度上仍存在明顯的技術缺陷：一方面，現有的離散映射模型多基于數學迭代，對于具有記憶特性的非線性反饋機制考慮不足；這使得現有方案難以復現復雜的電生理細節，限制了其在模擬高級腦活動時的動力學仿真精度。另一方面，憶阻器是模擬神經元生物特性的理想元件，但是現有離散混沌神經元與離散憶阻器的耦合方案尚不完備。
技術實現思路
1、本發明的目的之一在于提供一種便于硬件實現且動力學行為豐富的離散憶阻混沌神經元實現方法。
2、本發明的目的之二在于提供一種所述離散憶阻混沌神經元實現方法的實現電路。
3、本發明提供的這種離散憶阻混沌神經元實現方法，包括如下步驟：
4、s1.?獲取離散混沌神經元模型的狀態迭代方程；
5、s2.?選用雙曲函數，對步驟s1獲取的離散混沌神經元模型的狀態迭代方程中的激活函數進行替換，得到改進型離散混沌神經元模型；
6、s3.?獲取理想型離散憶阻模型的狀態迭代方程；
7、s4.?將步驟s3得到的理想型離散憶阻模型與步驟s2得到的改進型離散混沌神經元模型進行耦合，得到離散憶阻混沌神經元模型；
8、s5.?將步驟s4中得到的離散憶阻混沌神經元模型進行實現。
9、所述的步驟s1，具體包括如下步驟：
10、采用如下算式作為離散混沌神經元模型的狀態迭代方程：
11、
12、式中為下一時刻的神經元的膜電位；為離散混沌神經元模型的第一內置參數；為當前時刻的神經元的膜電位；為離散混沌神經元模型的第二內置參數；為下一時刻的神經元的輸出；為激勵偏置項；為sigmoid型激活函數。
13、所述的步驟s2，包括如下步驟：
14、選用雙曲正切函數，對步驟s1獲取的離散混沌神經元模型中的激活函數進行替代，得到改進型離散混沌神經元模型。
15、所述的步驟s2，具體包括如下步驟：
16、選用雙曲正切函數，對離散混沌神經元模型中的激活函數進行替代：通過將代入膜電位更新方程，得到改進型離散混沌神經元模型的狀態迭代方程，表示為：
17、
18、式中為設定的梯度參數。
19、所述的步驟s3，具體包括如下步驟：
20、采用如下算式作為理想型離散憶阻模型的狀態迭代方程：
21、
22、式中為當前時刻下的輸出電流；為憶導函數；為當前時刻下的憶阻器內部狀態變量；為當前時刻下的輸入電壓；為時刻下的憶阻器內部狀態變量；為離散尺度因子。
23、所述的步驟s4，具體包括如下步驟：
24、將步驟s3得到的理想型離散憶阻模型與步驟s2得到的改進型離散混沌神經元模型進行耦合：將改進型離散混沌神經元模型的狀態迭代方程中的作為理想型離散憶阻模型的狀態迭代方程中的，得到離散憶阻混沌神經元的模型，表示為：
25、
26、式中，為離散憶阻耦合強度；為由憶阻器引入的反饋耦合項，用于表征憶導函數對膜電位更新的調制作用。
27、本發明還提供了一種所述離散憶阻混沌神經元實現方法的實現電路，包括模擬實現電路和數字實現電路；
28、基于信號發生器、非線性函數發生單元、運算放大器和采樣保持器，搭建模擬實現電路，實現離散憶阻混沌神經元的模型的運行；
29、基于控制芯片，搭建數字實現電路，實現離散憶阻混沌神經元的模型的運行。
30、所述的模擬實現電路，包括第一采樣保持器、第二采樣保持器、第三采樣保持器、第四采樣保持器、第一信號發生器、非門、第一比例增益器、第一非線性函數發生單元、第二非線性函數發生單元、乘法器、第二信號發生器、第三信號發生器、第二比例增益器、直流電壓源、第一運算放大器、第二運算放大器、第三運算放大器、第四運算放大器、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第十三電阻和第十四電阻；
31、第一采樣保持器的輸出端連接第二采樣保持器的第一輸入端；第三采樣保持器的輸出端連接第四采樣保持器的第一輸入端；第一信號發生器的輸出負極接地，第一信號發生器的輸出正極同時連接第一采樣保持器的第二輸入端、第三采樣保持器的第二輸入端和非門的輸入端；非門的輸出端同時連接第二采樣保持器的第二輸入端和第四采樣保持器的第二輸入端；第二采樣保持器的輸出端通過依次串接的第一比例增益器、第一非線性函數發生單元和第二電阻連接第一運算放大器的輸入反相端；第二采樣保持器的輸出端也通過第一電阻連接第一運算放大器的輸入反相端；第二采樣保持器的輸出端同時連接乘法器的第一輸入端；第二采樣保持器的輸出端還通過第九電阻連接第三運算放大器的輸入反相端；第四采樣保持器的輸出端通過第十電阻連接第三運算放大器的輸入反相端；第二信號發生器的輸出負極接地，第二信號發生器的輸出正極通過第十一電阻連接第三運算放大器的輸入反相端；第三運算放大器的輸入同相端接地；第三運算放大器的輸入反相端通過第十二電阻連接第三運算放大器的輸出端；第三運算放大器的輸出端通過第十三電阻連接第四運算放大器的輸入反相端，第四運算放大器的輸入同相端接地，第四運算放大器的輸入反相端通過第十四電阻連接第四運算放大的輸出端；第四運算放大器的輸出端通過依次串接的第二比例增益器和第二非線性函數發生單元連接乘法器的第二輸入端；第四運算放大器的輸出端還連接第三采樣保持器的第一輸入端；乘法器的輸出端通過第三電阻連接第一運算放大器的輸入反相端；直流電壓源的負極接地，直流電壓源的正極通過第四電阻連接第一運算放大器的輸入反相端；第三信號發生器的輸出負極接地，第三信號發生器的輸出正極通過第五電阻連接第一運算放大器的輸入反相端；第一運算放大器的輸入反相端通過第六電阻連接第一運算放大器的輸出端；第一運算放大器的輸出端通過第七電阻連接第二運算放大器的輸入反相端；第二運算放大器的輸入反相端通過第八電阻連接第二運算放大器的輸出端；第二運算放大器的輸入同相端接地；第二運算放大器的輸出端連接第一采樣保持器的第一輸入端；
32、第一信號發生器、第二信號發生器和第三信號發生器用于產生方波函數；第一非線性函數發生單元用于產生雙曲正切函數；第二非線性函數發生單元用于產生余弦函數。
33、所述的數字實現電路，包括數字型控制芯片選型；通過數字型控制芯片實現所述的離散憶阻混沌神經元的模型的迭代計算，從而以數字電路實現離散憶阻混沌神經元的模型。
34、所述的數字型控制芯片，包括fpga、dsp和單片機。在可選方案中，fpga因兼具硬件級并行處理與現場可編程的獨特優勢，因此本發明選用fpga作為數字實現電路的控制芯片。
35、本發明提供的這種離散憶阻混沌神經元實現方法及其實現電路，通過將離散混沌神經元模型和理想型離散憶阻模型進行耦合和建模，不僅實現了離散憶阻混沌神經元的設計，并給出了對應的實現電路；本發明所實現的離散憶阻混沌神經元和對應的電路，可靠性更高，精確性更好，硬件實現方便，動力學行為豐富。