本技術涉及磁隨機存儲芯片，具體而言，涉及一種磁存儲芯片的讀取電路和mram。
背景技術：
1、磁隨機存儲芯片(mram，magnetic?random?access?memory)利用磁隧道結(mtj，magnetic?tunnel?junction)存儲信息。磁隧道結則利用兩層磁性材料的相對磁矩存儲數據。磁性材料磁矩方向相同時，電阻較小，一般記為“0”。磁矩方向相反時，電阻較大，一般記為“1”。讀取存儲數據時，需要知道存儲位元電阻。常用的一種方法是額外設置一個參考電阻，其電阻值在“0”和“1”態之間，然后比較參考電阻與位元的電阻。
2、參考電阻阻值在“0”和“1”態阻值中間時，讀取錯誤率最低。因此在出廠前，mram的參考電阻值都會修調到“0”和“1”態中間。但隨著溫度的升高，“1”態電阻將不斷下降，導致恒定參考電阻值無法滿足高低溫下始終位于“0”和“1”態中間的需求。一種有效的解決方法是采用“1”態的mtj和恒定參考電阻組成的參考電阻陣列，隨著溫度的變化，參考電阻中ap態mtj的電阻也相應變化，通過特殊的電路即可保證參考電阻值始終位于“0”和“1”中間。但該方法存在一個較大的缺陷，即“1”態的參考mtj在外部環境下不夠穩定，可能由于反復讀取、溫度和磁場等影響而翻轉為“0”態，導致讀取錯誤。
3、在常規的stt-mram(spin-transfer?torque?magnetoresistive?random?accessmemory，自旋轉移扭矩磁阻隨機存取存儲器)讀電路設計中，讀取電流通常從自由層流向參考層，與寫“0”的電流方向一致，因此可能會導致“1”翻轉為“0”，稱為rdr(read?disturb，讀干擾效應)效應。該效應顯然對上述采用“1”態mtj作為參考電阻的方案不利。因此專利《一種mram、溫度自適應的mram的讀取電路及方法》提出一個改進的讀取電路設計為：陣列處的讀電流從自由層流向參考層，參考電阻的讀電流從參考層流向自由層，其優勢在于：參考電阻的電流從參考層流向自由層時，只會發生“0”翻轉“1”的rdr效應，而參考電阻mtj處于“1”態，因此不會發生該效應，相反地，讀取時的電流反而有利于提高“1”態的穩定性。因此該設計可以顯著提高參考的穩定性。上述專利提出了電路設計，但沒有涉及具體的實現方法。一種易于想到的實現方法是針對陣列和參考電阻分別設計不同的讀取邏輯電路，從而實現讀電流反向的目的，但在一個芯片中設計兩套讀取電路顯然會增大芯片面積、讀取功耗等，不是最優解。
4、在背景技術部分中公開的以上信息只是用來加強對本文所描述技術的背景技術的理解，因此，背景技術中可能包含某些信息，這些信息對于本領域技術人員來說并未形成在本國已知的現有技術。
技術實現思路
1、本技術的主要目的在于提供一種磁存儲芯片的讀取電路和mram，以至少解決現有技術中在一個芯片中設計兩套讀取邏輯電路以實現讀電流反向導致芯片面積過大且讀取功耗較高的問題。
2、為了實現上述目的，根據本技術的一個方面，提供了一種磁存儲芯片的讀取電路，包括：存儲電路，包括待測存儲位元和第一晶體管，所述待測存儲位元包括第一自由層和第一參考層，所述第一晶體管的第一端與所述第一參考層電連接；參考電路，包括參考存儲位元和第二晶體管，所述參考存儲位元包括第二自由層和第二參考層，所述第二晶體管的第一端與所述第二參考層電連接；第一連接線，位于第一平面，所述第一連接線包括第一子連接線和第二子連接線，所述第一子連接線與所述第一自由層電連接，所述第一連接線為位線或者源線；第二連接線，位于第二平面，所述第二連接線包括第三子連接線和第四子連接線，所述第三子連接線與所述第一晶體管的第二端電連接，所述第二平面平行于所述第一平面，在所述第一連接線為所述位線的情況下，所述第二連接線為所述源線，在所述第一連接線為所述源線的情況下，所述第二連接線為所述位線；第一互連線，位于第三平面，所述第一互連線的第一端與所述第二子連接線電連接，所述第一互連線的第二端與所述第二晶體管的第二端電連接，所述第三平面垂直于所述第一平面；第二互連線，位于第四平面，所述第二互連線的第一端與所述第四子連接線電連接，所述第二互連線的第二端與所述第二自由層電連接，所述第四平面垂直于所述第一平面。
3、可選地，所述第一互連線包括：相互垂直的第一子互連線和第二子互連線，所述第一子互連線垂直于所述第一平面，所述第一子互連線的第一端為所述第一互連線的第一端，所述第一子互連線的第二端與所述第二子互連線的第一端電連接，所述第二子互連線的第二端為所述第一互連線的第二端，所述第二互連線包括：相互垂直的第三子互連線和第四子互連線，所述第三子互連線垂直于所述第一平面，所述第三子互連線的第一端為所述第二互連線的第一端，所述第三子互連線的第二端與所述第四子互連線的第一端電連接，所述第四子互連線的第二端為所述第二互連線的第二端。
4、可選地，所述讀取電路還包括：第三連接線，包括第五子連接線和第六子連接線，所述第五子連接線與所述第一晶體管的控制端電連接，所述第六子連接線與所述第二晶體管的控制端電連接，所述第三連接線平行于所述第一平面，所述第三連接線為字線。
5、可選地，所述讀取電路還包括：讀取邏輯電路，所述讀取邏輯電路的第一端與所述第一連接線電連接，所述讀取邏輯電路的第二端與所述第二連接線電連接，所述讀取邏輯電路用于為所述第一連接線提供正壓，所述讀取邏輯電路用于為所述第二連接線提供負壓。
6、可選地，所述參考存儲位元處于反平行態。
7、可選地，所述第一連接線和所述第二連接線的材料均為金屬。
8、可選地，所述第一連接線和所述第二連接線的材料均包括銅。
9、可選地，所述第三連接線的材料為金屬。
10、可選地，所述第三連接線的材料包括銅。
11、根據本技術的另一方面，提供了一種mram，包括任一種所述的磁存儲芯片的讀取電路。
12、應用本技術的技術方案，磁存儲芯片的讀取電路包括存儲電路、參考電路、第一連接線、第二連接線、第一互連線以及第二互連線，其中，存儲電路包括待測存儲位元和第一晶體管，待測存儲位元包括第一自由層和第一參考層，第一晶體管的第一端與第一參考層電連接，參考電路包括參考存儲位元和第二晶體管，參考存儲位元包括第二自由層和第二參考層，第二晶體管的第一端與第二參考層電連接，第一連接線包括第一子連接線和第二子連接線，第一子連接線與第一自由層電連接，第二連接線包括第三子連接線和第四子連接線，第三子連接線與第一晶體管的第二端電連接，第一互連線的第一端與第二子連接線電連接，第一互連線的第二端與第二晶體管的第二端電連接，第二互連線的第一端與第四子連接線電連接，第二互連線的第二端與第二自由層電連接。與現有技術中在一個芯片中設計兩套讀取邏輯電路以實現讀電流反向導致芯片面積過大且讀取功耗較高的問題相比，本技術在存儲陣列區域(即存儲電路所在的區域)中，第一子連接線連接第一自由層，第三子連接線通過第一晶體管連接第一參考層，讀取時，第一連接線加正壓(即第一子連接線為正壓)，第二連接線加負壓(即第三子連接線為負壓)，讀電流從第一自由層流向第一參考層，在參考區域(即參考電路所在的區域)中，第二子連接線通過第一互連線與第二晶體管電連接，第二晶體管與第二參考層電連接，故第二子連接線相當于與第二參考層電連接，第四子連接線通過第二互連線與第二自由層電連接，讀取時，同樣是第一連接線加正壓(即第二子連接線為正壓)，第二連接線加負壓(即第四子連接線為負壓)，此時讀電流從第二參考層流向第二自由層，保證了參考電路與存儲電路的讀電流相反，且只需要設計一套讀取邏輯電路，使得讀取邏輯電路為第一連接線加正壓，為第二連接線加負壓即可，即保證了在讀取邏輯電路一樣的情況下，僅通過小規模的金屬走線改動(即第一互連線和第二互連線)，實現了讀電流反向的目的，保證了讀取功耗較小且芯片面積也較小。