本文涉及但不限于半導體，尤其涉及一種半導體器件及其制備方法、電子設備。
背景技術：
1、隨著集成電路技術的發展，器件的關鍵尺寸日益縮小，單個芯片所包含的器件種類及數量隨之增加，使得工藝生產中的任何微小差異都可能對器件性能造成影響。為了盡可能降低產品的成本，人們希望在有限的襯底上做出盡可能多的存儲單元。自從摩爾定律問世以來，業界提出了各種半導體結構設計和工藝優化，以滿足人們對當前產品的需求。
技術實現思路
1、本公開實施例提供了一種半導體器件及其制備方法、電子設備。
2、一方面，本公開實施例提供一種半導體器件的制備方法，所述半導體器件包括基底以及位于所述基底上的至少一個晶體管；所述制備方法包括：
3、在所述基底上依次形成第一介質層、第一導電層、第二介質層以及第二導電層以形成堆疊結構；
4、形成第一溝槽，且所述第一溝槽沿著第一方向延伸，且位于所述第一溝槽之內的所述堆疊結構被刻蝕掉；
5、形成第二溝槽，且所述第二溝槽沿著第二方向延伸，且位于所述第二溝槽之內的所述堆疊結構被刻蝕掉，并使得所述第一導電層形成所述晶體管的第一極、使得所述第二導電層形成所述晶體管的第二極；所述第一方向與所述第二方向交叉且所構成的平面與所述基底所在平面相平行；
6、在所述第二溝槽之內依次形成半導體層、絕緣層以及第三導電層，且所述第三導電層形成第三溝槽；
7、基于所述第三溝槽，對所述半導體層、絕緣層以及第三導電層進行刻蝕，使得所述第三導電層形成所述晶體管的柵電極、使得所述絕緣層形成柵絕緣層以及使得所述半導體層形成所述晶體管的溝道層；其中，所述溝道層包括沿著所述第一方向間隔設置的第一溝道部和第二溝道部，所述第一溝道部和所述第二溝道部均沿第三方向延伸，所述第一極和所述第二極位于所述第一溝道部和所述第二溝道部之間，且所述第一極和所述第二極均與所述第一溝道部和所述第二溝道部連接；所述柵電極沿所述第三方向延伸且位于所述溝道層遠離所述第一極的一側，所述第三方向與所述基底所在平面相垂直。
8、本公開實施例所提供的半導體器件的制備方法，制備工藝簡單，且制備工序少，可以降低制備半導體器件的制備成本，通過該制備方法可以形成具有垂直溝道的晶體管，可以降低晶體管的占用面積，可以提升半導體器件的集成密度。
9、在一些示例性實施例中，所述柵電極包括沿著所述第一方向間隔設置的第一柵電極和第二柵電極，且所述第一柵電極位于所述第一溝道部遠離所述第一極的一側，且所述第二柵電極位于所述第二溝道部遠離所述第一極的一側。
10、在一些示例性實施例中，所述半導體層的材料包括金屬氧化物。
11、在一些示例性實施例中，在所述形成第一溝槽之后，且在所述形成第二溝槽之前，所述制備方法還包括：
12、在所述第一溝槽之內形成犧牲部。
13、在一些示例性實施例中，所述第三導電層包括相連接的槽底和槽壁，且所述槽底沿著平行于所述基底所在平面的方向延伸，且所述槽壁沿著所述第三方向延伸，且所述槽壁環繞所述槽底，所述槽底和所述槽壁共同形成所述第三溝槽；所述基于所述第三溝槽，對所述半導體層、絕緣層以及第三導電層進行刻蝕包括：
14、將位于所述堆疊結構遠離所述基底一側表面的所述半導體層、所述絕緣層以及所述第三導電層均刻蝕掉，且將所述槽底以及位于所述槽底的所述半導體層以及所述絕緣層均刻蝕掉以形成第四溝槽，使得所述半導體層形成預制結構、使得所述絕緣層形成所述柵絕緣層以及使得所述第三導電層形成所述柵電極。
15、在一些示例性實施例中，所述制備方法還包括：
16、在所述第四溝槽之內形成第一隔離部。
17、在一些示例性實施例中，所述基于所述第三溝槽，對所述半導體層、絕緣層以及第三導電層進行刻蝕還包括：
18、對所述預制結構進行刻蝕，使得所述預制結構形成所述溝道層。
19、在一些示例性實施例中，所述對所述預制結構進行刻蝕包括：
20、將位于所述第一溝槽之內的所述犧牲部刻蝕掉；
21、基于所述第一溝槽，將被所述第一溝槽暴露的所述預制結構刻蝕掉，使得所述預制結構形成所述溝道層。
22、在一些示例性實施例中，在形成所述溝道層之后，所述制備方法還包括：
23、在所述第一溝槽之內形成第二隔離部。
24、在一些示例性實施例中，所述半導體器件還包括至少一條位線，所述位線沿著所述第一方向延伸；所述制備方法還包括：
25、所述第一導電層同步形成所述晶體管的第一極與所述位線。
26、另一方面，本公開實施例提供一種半導體器件，包括基底以及位于所述基底上的至少一個存儲單元，所述存儲單元包括至少一個晶體管；所述晶體管包括第一極、第二極、柵電極、溝道層以及位于所述柵電極與所述溝道層之間的柵絕緣層，所述第二極位于所述第一極遠離所述基底一側；
27、所述溝道層包括沿著第一方向間隔設置的第一溝道部和第二溝道部，所述第一溝道部和所述第二溝道部均沿第三方向延伸，所述第一極和所述第二極位于所述第一溝道部和所述第二溝道部之間，且所述第一極和所述第二極均與所述第一溝道部和所述第二溝道部連接；所述柵電極沿第三方向延伸且位于所述溝道層遠離所述第一極的一側；所述第一方向與所述基底所在平面相平行，所述第三方向與所述基底所在平面相垂直。
28、在一些示例性實施例中，所述柵電極包括沿著所述第一方向間隔設置的第一柵電極和第二柵電極，且所述第一柵電極位于所述第一溝道部遠離所述第一極的一側，且所述第二柵電極位于所述第二溝道部遠離所述第一極的一側。
29、在一些示例性實施例中，沿著第二方向排布的多個第一柵電極為一體結構且形成一條字線；沿著第二方向排布的多個第二柵電極為一體結構且形成另一條字線；所述第二方向與所述第一方向交叉且所構成的平面與所述基底所在平面相平行。
30、在一些示例性實施例中，所述存儲單元還包括電容器，所述電容器位于所述晶體管遠離所述基底的一側，且所述電容器與所述第二極連接；所述電容器在所述基底所在平面的正投影與所述晶體管在所述基底所在平面的正投影至少部分交疊。
31、另一方面，本公開實施例提供一種電子設備，包括根據上述任一項所述的半導體器件的制備方法形成的半導體器件，或者，上述任一項實施例所述的半導體器件。
32、本公開的其它特征和優點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本公開而了解。本公開的其他優點可通過在說明書以及附圖中所描述的方案來實現和獲得。
1.一種半導體器件的制備方法，其特征在于，所述半導體器件包括基底以及位于所述基底上的至少一個晶體管；所述制備方法包括：
2.如權利要求1所述的半導體器件的制備方法，其特征在于，所述柵電極包括沿著所述第一方向間隔設置的第一柵電極和第二柵電極，且所述第一柵電極位于所述第一溝道部遠離所述第一極的一側，且所述第二柵電極位于所述第二溝道部遠離所述第一極的一側。
3.如權利要求1所述的半導體器件的制備方法，其特征在于，所述半導體層的材料包括金屬氧化物。
4.如權利要求1至3任一項所述的半導體器件的制備方法，其特征在于，在所述形成第一溝槽之后，且在所述形成第二溝槽之前，所述制備方法還包括：
5.如權利要求4所述的半導體器件的制備方法，其特征在于，所述第三導電層包括相連接的槽底和槽壁，且所述槽底沿著平行于所述基底所在平面的方向延伸，且所述槽壁沿著所述第三方向延伸，且所述槽壁環繞所述槽底，所述槽底和所述槽壁共同形成所述第三溝槽；所述基于所述第三溝槽，對所述半導體層、絕緣層以及第三導電層進行刻蝕包括：
6.如權利要求5所述的半導體器件的制備方法，其特征在于，所述制備方法還包括：
7.如權利要求5所述的半導體器件的制備方法，其特征在于，所述基于所述第三溝槽，對所述半導體層、絕緣層以及第三導電層進行刻蝕還包括：
8.如權利要求7所述的半導體器件的制備方法，其特征在于，所述對所述預制結構進行刻蝕包括：
9.如權利要求8所述的半導體器件的制備方法，其特征在于，在形成所述溝道層之后，所述制備方法還包括：
10.如權利要求1至3任一項所述的半導體器件的制備方法，其特征在于，所述半導體器件還包括至少一條位線，所述位線沿著所述第一方向延伸；所述制備方法還包括：
11.一種半導體器件，其特征在于，包括基底以及位于所述基底上的至少一個存儲單元，所述存儲單元包括至少一個晶體管；所述晶體管包括第一極、第二極、柵電極、溝道層以及位于所述柵電極與所述溝道層之間的柵絕緣層，所述第二極位于所述第一極遠離所述基底一側；
12.如權利要求11所述的半導體器件，其特征在于，所述柵電極包括沿著所述第一方向間隔設置的第一柵電極和第二柵電極，且所述第一柵電極位于所述第一溝道部遠離所述第一極的一側，且所述第二柵電極位于所述第二溝道部遠離所述第一極的一側。
13.如權利要求12所述的半導體器件，其特征在于，沿著第二方向排布的多個第一柵電極為一體結構且形成一條字線；沿著第二方向排布的多個第二柵電極為一體結構且形成另一條字線；所述第二方向與所述第一方向交叉且所構成的平面與所述基底所在平面相平行。
14.如權利要求11至13任一項所述的半導體器件，其特征在于，所述存儲單元還包括電容器，所述電容器位于所述晶體管遠離所述基底的一側，且所述電容器與所述第二極連接；所述電容器在所述基底所在平面的正投影與所述晶體管在所述基底所在平面的正投影至少部分交疊。
15.一種電子設備，其特征在于，包括根據權利要求1至10任一項所述的半導體器件的制備方法形成的半導體器件，或者，如權利要求11至14任一項所述的半導體器件。