本發明屬于集成電路，具體涉及一種用于電源芯片的低功耗電平移位電路。
背景技術：
1、隨著便攜式電子產品的快速發展，電源芯片逐步向高效、低功耗等方向發展。電平移位電路為電源芯片的關鍵電路之一，為電源芯片的功率管提供控制信號，其性能特性直接影響電源芯片的功耗、開關頻率以及轉換比性能特性。隨著集成電路技術的發展，電源芯片對其內部的電平移位電路的性能要求也越來越高。
2、圖1為一種傳統的電平移位電路，由nmos管mn1、nmos管mn2、pmos管mp1、pmos管mp2以及反相器inv組成，其中pmos管mp1與pmos管mp2完全相同，nmos管mn1與nmos管mn2完全相同。輸入端vin為高電平時，nmos管mn1導通，nmos管mn2關斷，nmos管mn1漏極為低電平，導通pmos管mp2并對輸出端vout進行充電，使得輸出端vout的電平上升，pmos管mp1關斷，最終輸出端vout的電壓等于信號端vddh的電壓；同理，輸入電壓vin為低電平時，nmos管mn1關斷，nmos管mn2導通，輸出端vout為低電平。傳統的電平轉換電路雖然具有結構簡單以及容易實現的特點，但其只能工作在特定的范圍，工作的電源電壓必須在單個晶體管的耐壓范圍內，并且將小邏輯電平轉換為高電平需要大溝道寬長比的nmos管來提供大的電流來下拉相應節點的電位，將導致傳播延遲的增加。
技術實現思路
1、本發明旨在解決以上現有技術的問題，提出了一種用于電源芯片的低功耗電平移位電路。本發明的技術方案如下：
2、一種用于電源芯片的低功耗電平移位電路，其包括：具有抑制功率管電壓突變噪聲的電平移位核心電路以及動態窄脈沖電路；其中，所述具有抑制功率管電壓突變噪聲的電平移位核心電路的信號輸出端接所述動態窄脈沖電路的信號輸入端，所述動態窄脈沖電路的信號輸出端接所述具有抑制功率管電壓突變噪聲的電平移位核心電路的信號輸入端；所述具有抑制功率管電壓突變噪聲的電平移位核心電路采用反相器inv3、反相器inv4、反相器inv5、延遲電路dl1、延遲電路dl2、與門and1、與門and2、或門or1、pmos管mp7、pmos管mp8、pmos管mp9以及pmos管mp10構成的功率管電壓突變噪聲抑制電路來提高電平移位電路的可靠性，抑制功率管電壓突變噪聲導致電源芯片電路上功率管被誤開啟或關斷的問題，所述動態窄脈沖電路為nmos管mn1柵極以及nmos管mn2柵極提供動態窄脈沖信號，對所述具有抑制功率管電壓突變噪聲的電平移位核心電路進行動態窄脈沖控制，提高電平移位電路的可靠性，降低電平移位電路的功耗，從而實現適用于電源芯片的低功耗電平移位電路。
3、進一步的，所述具有抑制功率管電壓突變噪聲的電平移位核心電路包括：nmos管mn1、nmos管mn2、nmos管mn3、nmos管mn4、nmos管mn5、nmos管mn6、pmos管mp1、pmos管mp2、pmos管mp3、pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10、高壓mos管hmn1、高壓mos管hmn2、反相器inv3、反相器inv4、反相器inv5、反相器inv7、反相器inv8、反相器inv9、延遲電路dl1、延遲電路dl2、與門and1、與門and2以及或門or1，其中pmos管mp1的源極分別與pmos管mp2的源極、pmos管mp3的源極、pmos管mp4的源極、pmos管mp5的源極、pmos管mp6的源極以及信號端bst相連，pmos管mp1的漏極分別與高壓mos管hmn1的漏極、pmos管mp1的柵極、pmos管mp2的柵極以及pmos管mp3的柵極相連，高壓mos管hmn1的源極與nmos管mn1的漏極相連，高壓mos管hmn1的柵極分別與高壓mos管hmn2的柵極以及外部電源vdd相連，nmos管mn1的源極分別與nmos管mn2的源極以及外部地gnd相連，pmos管mp2的漏極與pmos管mp7的源極相連，pmos管mp7的漏極分別與nmos管mn3的漏極、nmos管mn3的柵極以及nmos管mn4的柵極相連，nmos管mn3的源極分別與nmos管mn4的源極、nmos管mn5的源極、nmos管mn6的源極以及信號端sw相連，pmos管mp3的漏極與pmos管mp8的源極相連，pmos管mp8的漏極分別與nmos管mn5的漏極、反相器inv9的輸入端以及反相器inv8的輸出端相連，pmos管mp4的漏極與pmos管mp9的源極相連，pmos管mp9的漏極分別與nmos管mn4的漏極、反相器inv9的輸出端、反相器inv7的輸入端以及反相器inv8的輸入端相連，pmos管mp5的漏極與pmos管mp10的源極相連，pmos管mp10的漏極分別與nmos管mn6的漏極、nmos管mn6的柵極以及nmos管mn5的柵極相連，pmos管mp6的漏極分別與pmos管mp6的柵極、pmos管mp5的柵極、pmos管mp4的柵極以及高壓mos管hmn2的漏極相連，高壓mos管hmn2的源極與nmos管mn2的漏極相連，反相器inv7的輸出端分別與反相器inv3的輸入端、電平下降電路的輸入端、反相器inv4的輸入端、與門and2的一輸入端以及電路輸出端vout相連，反相器inv3的輸出端分別與反相器inv5的輸入端以及與門and1的一輸入端相連，反相器inv5的輸出端與延遲電路dl2的輸入端相連，延遲電路dl2的輸出端與與門and1的另一輸入端相連，與門and1的輸出端與或門or1的一輸入端相連，反相器inv4的輸出端與延遲電路dl1的輸入端相連，延遲電路dl1的輸出端與與門and2的另一輸入端相連，與門and2的輸出端與或門or1的另一輸入端相連，或門or1的輸出端分別與pmos管mp7的柵極、pmos管mp8的柵極、pmos管mp9的柵極以及pmos管mp10的柵極相連。
4、進一步的，所述動態窄脈沖電路包括：反相器inv1、反相器inv2、或非門nor1、或非門nor2、與非門nand1以及電平下降電路，其中反相器inv1的輸入端分別與或非門nor2的一輸入端以及信號輸入端vin相連，反相器inv1的輸出端與或非門nor1的一輸入端相連，或非門nor1的另一輸入端分別與與非門nand1的一輸入端以及電平下降電路的輸出端相連，或非門nor1的輸出端分別與nmos管mn1的柵極以及反相器inv2的輸入端相連，反相器inv2的輸出端與與非門nand1的另一輸入端相連，與非門nand1的輸出端與或非門nor2的另一輸入端相連，或非門nor2的輸出端與nmos管mn2的柵極相連。
5、進一步的，所述具有抑制功率管電壓突變噪聲的電平移位核心電路中，電源芯片電路上功率管工作狀態變化時，信號端bst與信號端sw之間的外接自舉電容使信號端bst的電壓能快速跟隨信號端sw的電壓，但所述具有抑制功率管電壓突變噪聲的電平移位核心電路的pmos管mp1與pmos管mp6的柵極處寄生電容導致其柵極電壓不能快速跟隨信號端bst電壓，進而產生功率管電壓突變噪聲，從而導致電源芯片電路上功率管被誤開啟或關斷。為解決此問題，本發明采用由反相器inv3、反相器inv4、反相器inv5、延遲電路dl1、延遲電路dl2、與門and1、與門and2、或門or1、pmos管mp7、pmos管mp8、pmos管mp9以及pmos管mp10構成的功率管電壓突變噪聲抑制電路來提高電平移位電路的可靠性，抑制功率管電壓突變噪聲導致電源芯片電路上功率管被誤開啟或關斷的問題。高壓mos管hmn1與高壓mos管hmn2將高壓域電路和常壓域電路進行隔離，防止常壓mos管被擊穿，并提高常壓mos管的傳輸速度；反相器inv8與反相器inv9構成鎖存器，pmos管mp7、pmos管mp8、pmos管mp9以及pmos管mp10抑制功率管電壓突變噪聲注入鎖存器，當輸入端vin的信號由低電平變為高電平時，電路輸出端vout的信號由低電平變為高電平，與門and1的輸出端保持低電平，與門and2的輸出端在電路輸出端vout的信號上升沿處產生一窄脈沖信號，同時或門or1輸出端產生一窄脈沖信號并使得pmos管mp7、pmos管mp8、pmos管mp9以及pmos管mp10關閉，電源芯片上功率管產生的電壓突變噪聲通過信號端bst導致pmos管mp2、pmos管mp3、pmos管mp4、pmos管mp5導通時所產生的電流不會影響鎖存器的輸出信號，從而電路輸出端vout保持高電平，進而提高電平移位電路的可靠性；當輸入端vin的信號由高電平變為低電平時，電路輸出端vout的信號由高電平變為低電平，與門and2的輸出端保持低電平，與門and1的輸出端在電路輸出端vout的信號上升沿處產生一窄脈沖信號，同時或門or1輸出端產生一窄脈沖信號并使得pmos管mp7、pmos管mp8、pmos管mp9以及pmos管mp10關閉，電源芯片上功率管產生的電壓突變噪聲通過信號端bst導致pmos管mp2、pmos管mp3、pmos管mp4、pmos管mp5導通時所產生的電流不會影響鎖存器的輸出信號，從而電路輸出端vout保持低電平，進而提高電平移位電路的可靠性。
6、進一步的，所述動態窄脈沖電路中，太短的窄脈沖持續時間無法保證電路在各個工藝角的可靠性，過長的窄脈沖持續時間會增加功耗，并限制電源芯片系統的最小導通時間，從而限制了其開關頻率和轉換比。為解決此問題，本發明采用由電平下降電路、反相器inv1、反相器inv2、或非門nor1、或非門nor2以及與非門nand1構成所述動態窄脈沖電路，其中電平下降電路將電路輸出端vout的高電源軌信號轉換為低電源軌信號并作為或非門nor1以及與非門nand1的一輸入信號，同時隔離常壓域電路和高壓域電路，防止常壓mos管被擊穿。在輸入端vin的信號由高電平變為低電平的過程中，nmos管mn1的柵極保持低電平使得nmos管mn1截止，此時nmos管mn2柵極的初始電平為低電平，當輸入端vin的信號下降沿到來時，nmos管mn2柵極變為高電平使得nmos管mn2開啟，并通過所述具有抑制功率管電壓突變噪聲的電平移位核心電路使得電路輸出端vout變為低電平，輸出端vout的低電平通過電平下降電路、與非門nand1以及或非門nor2使得nmos管mn2柵極變為低電平，從而在nmos管mn2的柵極處產生一動態窄脈沖；在輸入端vin的信號由低電平變為高電平的過程中，nmos管mn2的柵極保持低電平使得nmos管mn2截止，此時nmos管mn1柵極的初始電平為低電平，當輸入端vin的信號上升沿到來時，nmos管mn1柵極變為高電平使得nmos管mn1開啟，并通過所述具有抑制功率管電壓突變噪聲的電平移位核心電路使得電路輸出端vout變為高電平，輸出端vout的高電平通過電平下降電路、非門nor1使得nmos管mn1的柵極變為低電平，從而在nmos管mn1的柵極處產生一動態窄脈沖，進而實現動態窄脈沖模式來控制所述具有抑制功率管電壓突變噪聲的電平移位核心電路，提高電平移位電路的可靠性，降低電平移位電路的功耗，從而實現適用于電源芯片的低功耗電平移位電路。
7、本發明的優點及有益效果如下：
8、本發明通過提供一種用于電源芯片的低功耗電平移位電路，采用反相器inv3、反相器inv4、反相器inv5、延遲電路dl1、延遲電路dl2、與門and1、與門and2、或門or1、pmos管mp7、pmos管mp8、pmos管mp9以及pmos管mp10構成的功率管電壓突變噪聲抑制電路來提高電平移位電路的可靠性，抑制功率管電壓突變噪聲導致電源芯片電路上功率管被誤開啟或關斷的問題，所述動態窄脈沖電路為nmos管mn1柵極以及nmos管mn2柵極提供動態窄脈沖信號，對所述具有抑制功率管電壓突變噪聲的電平移位核心電路進行動態窄脈沖控制，提高電平移位電路的可靠性，降低電平移位電路的功耗，從而實現適用于電源芯片的低功耗電平移位電路。