本發明涉及半導體與電路，具體為一種基于非晶氧化物半導體的感存算一體化器件及方法。
背景技術：
1、隨著人工智能、物聯網以及邊緣計算技術的快速發展，智能終端設備對外界物理信息尤其是視覺信息的實時處理能力提出了嚴苛要求。為了滿足機器視覺、自動駕駛及智能監控等應用場景中低延遲與高能效的需求，構建能夠高效采集并處理海量圖像數據的感算系統已成為信息技術領域的研究熱點?。
2、在現有的視覺信息處理技術體系中，通常采用感知、存儲與計算功能物理分離的硬件架構。光信號首先由圖像傳感器轉換為模擬電信號，隨后經由模數轉換器轉化為數字信號并寫入存儲器，最終由處理器從存儲器中讀取數據進行邏輯運算。即便在近年提出的存算一體化架構中，雖然縮短了存儲與計算之間的距離，但感知功能通常仍獨立于存算單元之外，光信號必須先經過完整的光電轉換及信號調理過程，并以電信號形式通過數據總線傳輸至存算陣列中，方能進行后續的存儲與計算操作?。
3、現有技術體系最為關鍵的不足在于感知模塊與后續存算模塊之間的物理隔離，導致原始感知數據必須經過復雜的模數轉換并跨越物理接口在不同單元之間進行長距離搬移。這種架構使得大量能量與時間消耗在數據的傳輸與格式轉換過程中，而非用于實際的信息處理，從而形成了難以突破的數據傳輸瓶頸，嚴重限制了系統在邊緣端實現超低功耗與實時響應的能力。
技術實現思路
1、針對現有技術的不足，本發明提供了一種基于非晶氧化物半導體的感存算一體化器件及方法，解決了上述背景技術中提及的問題。
2、為實現以上目的，本發明通過以下技術方案予以實現：一種基于非晶氧化物半導體的感存算一體化器件及方法：
3、本發明第一方面提供一種基于非晶氧化物半導體的感存算一體化器件。
4、該器件包括襯底、設置在襯底上的背部柵電極、覆蓋背部柵電極及襯底的柵介質層、設置在柵介質層上的非晶氧化物半導體有源層，以及設置在非晶氧化物半導體有源層上并與其形成歐姆接觸的源電極和漏電極。
5、其中，非晶氧化物半導體有源層作為光電轉換與電荷俘獲的功能主體，響應于外部輸入的光信號產生光生載流子并觸發電荷俘獲行為，導致晶體管的閾值電壓發生可控偏移。該閾值電壓的偏移量作為存儲的模擬權重信息，并參與基于晶體管轉移特性的原位模擬運算。
6、進一步地，非晶氧化物半導體材料選自銦鎵鋅氧化物、銦鋁鋅氧化物、銦錫鋅氧化物、c軸取向結晶銦鎵鋅氧化物、銦鋅氧化物、氧化鋅或銦錫氧化物中的一種或多種組合，且材料中包含銦、鎵、鋅、錫或鎢元素。這些材料具有寬禁帶與低漏電流特性，有利于存儲狀態的保持。
7、進一步地，感存算一體化器件包含呈陣列排布的存儲單元，存儲單元的電路拓撲結構為2t0c結構、1t1c結構、2t1c結構或3t1c結構。當采用2t0c結構時，存儲單元包括寫入晶體管與讀取晶體管，讀取晶體管的溝道層采用上述非晶氧化物半導體有源層，光信號照射讀取晶體管的溝道區域以調制其閾值電壓。
8、進一步地，器件還包括覆蓋在源電極、漏電極及非晶氧化物半導體有源層之上的鈍化層，以及開設于鈍化層中并位于非晶氧化物半導體有源層上方的光窗。光窗用于定義光信號的入射路徑，使光信號無遮擋地耦合至非晶氧化物半導體有源層。
9、進一步地，感存算一體化器件采用差分對結構，該結構由兩個物理存儲單元構成，分別用于存儲正權重分量與負權重分量。器件通過差分讀取電路采集兩個物理存儲單元的輸出電流并輸出電流差值，以實現四象限模擬乘法運算。
10、進一步地，感存算一體化器件配置為陣列結構，陣列結構中同一列的多個存儲單元的輸出端連接至同一條位線，位線匯聚多個存儲單元的漏極電流，位線上的總電流為各存儲單元輸出電流的代數和，從而在物理層面實現向量-矩陣乘法運算。
11、本發明第二方面提供一種基于非晶氧化物半導體的感存算一體化器件及方法。
12、該方法應用于上述感存算一體化器件，包括感知階段、存儲階段、計算階段及復位階段。
13、在感知階段，外部輸入的光信號照射非晶氧化物半導體有源層，激發光生電子-空穴對并誘導電荷俘獲，使得晶體管的閾值電壓發生偏移。
14、在存儲階段，撤去光信號，利用非晶氧化物半導體材料深能級缺陷對電荷的束縛作用保持閾值電壓的偏移狀態。
15、在計算階段，在源電極和漏電極之間施加偏置電壓，檢測流經非晶氧化物半導體有源層的漏極電流。漏極電流為輸入偏置量與閾值電壓所代表的權重的運算結果。
16、在復位階段，對背部柵電極施加負電壓脈沖或光電聯合激勵，釋放被俘獲的電荷，將閾值電壓恢復至初始狀態。
17、具體地，在計算階段，當控制晶體管工作在線性區時，漏極電流與柵源電壓及閾值電壓滿足如下線性關系：
18、
19、其中，為載流子遷移率，為單位面積柵介質電容，為溝道寬長比，為漏源電壓。此時，漏極電流表征輸入偏置量與閾值電壓所代表權重的乘積。
20、或者，控制晶體管工作在飽和區，漏極電流與過驅動電壓的平方成正比，以執行非線性平方律計算。
21、進一步地，計算階段還包括執行閾值判決與比較功能：將施加在柵極的柵源電壓作為參考電壓；當參考電壓小于閾值電壓時，晶體管處于截止狀態，輸出電流接近零；當參考電壓大于閾值電壓時，晶體管導通并輸出電流；器件依據漏極電流的通斷狀態判斷光信號調制后的閾值電壓是否超過參考電壓。
22、進一步地，計算階段還包括執行卷積運算：將卷積核權重映射為電壓信號序列；將電壓信號序列施加于存儲單元的漏電極或源電極；利用非晶氧化物半導體有源層的溝道電導與電壓信號序列的乘積產生漏極電流，溝道電導由存儲的圖像像素值即閾值電壓決定；匯聚同一條線上的多個存儲單元的漏極電流以完成乘累加操作。
23、本發明提供的基于非晶氧化物半導體的感存算一體化器件及方法，在單一器件結構中實現了光感知、模擬存儲與原位計算功能的深度融合。通過利用光照直接調制晶體管的閾值電壓，省去了傳統架構中光電轉換后的模數轉換及數據寫入過程，消除了傳感器與存儲器之間的數據搬移瓶頸。同時，利用晶體管自身的轉移特性進行模擬運算，大幅降低了計算能耗并提升了處理速度，特別適用于邊緣計算及神經網絡推理等應用場景。此外，該器件采用低溫工藝制備，兼容后端互補金屬氧化物半導體工藝，便于實現高密度的三維單片集成。
24、本發明提供了一種基于非晶氧化物半導體的感存算一體化器件及方法。具備以下有益效果：
25、1、本發明通過利用非晶氧化物半導體的光響應特性，在單一器件的物理層面實現了光信號感知、模擬信息存儲與原位計算功能的深度融合。這種架構徹底消除了傳統視覺處理系統中傳感器、存儲器與處理器之間的數據搬移路徑，避免了多級信號轉換帶來的延遲與功耗損耗，突破了馮諾依曼架構的傳輸瓶頸，顯著提升了邊緣計算系統的整體能效比?。
26、2、本發明通過建立光照劑量與晶體管閾值電壓之間的映射關系，利用存儲單元的非易失性電荷保持能力直接存儲模擬權重。在計算階段，利用晶體管的電導調制特性與陣列位線上的電流疊加原理，在物理層面并行執行向量矩陣乘法運算。該模式無需外圍模數轉換電路參與，大幅減少了邏輯門翻轉次數，實現了高并行度與低功耗的模擬運算?。
27、3、本發明通過采用低溫可制備的非晶氧化物半導體材料，確保制備工藝完全兼容后端互補金屬氧化物半導體工藝的熱預算。該方法支持在邏輯電路之上疊加構建三維感存算一體化陣列，實現了高密度的垂直集成。這不僅大幅減小了芯片的平面占用面積，還通過縮短層間互連長度降低了寄生電阻電容帶來的信號延遲，增強了器件的集成度與可擴展性?。