本發明涉及半導體器件結構設計及制造，尤其涉及一種溝槽mosfet的單元布局優化結構及其制備方法。
背景技術：
1、溝槽mosfet是一種常見的功率半導體器件，其英文全稱為trench?metal-oxide-semiconductor?field-effect?transistor，中文通常稱為溝槽型金屬-氧化物-半導體場效應晶體管。該類器件屬于場效應晶體管的一種，其基本結構包括源極區、溝道區、漂移區和漏極區，并通過在硅體中刻蝕形成垂直溝槽，在溝槽內形成柵極結構。柵極與半導體之間通過柵氧化層隔離，當在柵極上施加適當電壓時，在p型區域表面形成反型溝道，使源極與漂移區之間建立導電通道，從而實現電流的導通與截止控制。由于溝槽結構可以在單位面積內集成更多溝道，縮短電流路徑并降低導通電阻，因此溝槽mosfet被廣泛應用于功率轉換、電源管理及汽車電子等領域。
2、目前的技術，溝槽mosfet通常采用均一深度的溝槽結構以及相對一致的阱區設計，即在外延層中形成統一結構的p阱區，并在其表層形成高濃度n型源區。該結構在制造工藝上較為成熟，工藝流程相對穩定。然而，在器件導通狀態下，電流在各溝道區域的分布往往受局部電場、溝道長度及摻雜結構等因素影響，容易在特定區域形成電流密度集中現象。電流密度集中會導致局部發熱增強、電場分布不均以及可靠性下降等問題，進而影響器件的長期穩定性和安全裕量。因此，如何優化器件內部電流分布結構，成為本領域需要進一步改進的技術問題。
技術實現思路
1、本技術實施例通過提供一種溝槽mosfet的單元布局優化結構，目的在于解決：在溝槽mosfet結構中，如何降低器件導通時的電流密度集中現象，從而改善電流分布均勻性并提升器件可靠性。
2、本發明提供一種溝槽mosfet的單元布局優化結構，用于解決上述技術問題，包括外延層、柵氧化層、多晶硅柵極、多個阱區、第一導電型摻雜區和第二導電型摻雜區，具體而言：
3、所述外延層形成有在自身厚度方向延伸的多個溝槽結構，所述多個溝槽結構在所述厚度方向上的延伸深度存在差異，每一所述溝槽結構的槽壁形成有柵氧化層，每一所述柵氧化層所圍合形成的空間內填充有多晶硅柵極；
4、所述多個溝槽結構之間形成多個阱區，所述多個阱區包括第一阱區和第二阱區，所述第一阱區與所述第二阱區在所述外延層厚度方向上的延伸深度不同，且所述第一阱區和第二阱區的延伸深度均小于或等于與其相鄰的溝槽結構的深度；
5、第一導電型摻雜區設于所述第一阱區的表層；
6、第二導電型摻雜區設于所述第二阱區的表層；
7、其中，不同延伸深度的溝槽結構及不同延伸深度的阱區在所述外延層內形成多個導通特性不同的溝道單元，以在器件導通時改善電流分布。
8、可選地，所述多個溝槽結構包括四個常規溝槽和至少一個淺溝槽，所述常規溝槽的深度大于所述淺溝槽的深度，四個所述常規溝槽彼此并行設置；
9、任意相鄰的兩個所述常規溝槽限定形成阱區區域，全部所述淺溝槽位于其中一個所述阱區區域內；
10、未設置淺溝槽的所述阱區區域內形成有所述第一阱區；
11、所述第二阱區形成于設有所述淺溝槽的所述阱區區域內，且位于相鄰的淺溝槽之間或淺溝槽與常規溝槽之間。
12、可選地，所述常規溝槽的深度為0.6～3μm。
13、可選地，所述淺溝槽的深度為0.4～2μm。
14、可選地，所述第一阱區的延伸深度大于所述第二阱區的延伸深度。
15、可選地，所述第二導電型摻雜區與所述第二阱區之間設有輕摻雜區，所述輕摻雜區與所述第二導電型摻雜區為同一導電類型，且所述輕摻雜區的摻雜濃度低于所述第二導電型摻雜區的摻雜濃度，所述輕摻雜區在所述外延層厚度方向上位于所述第二導電型摻雜區與所述第二阱區之間。
16、可選地，所述柵氧化層的厚度為15～120nm。
17、本發明還提供了一種溝槽mosfet的制備方法，所述制備方法用于制備上述的溝槽mosfet的單元布局優化結構，所述制備方法包括：
18、提供外延層；
19、在所述外延層中形成多個在厚度方向延伸且延伸深度存在差異的溝槽結構；
20、在所述溝槽結構的槽壁形成柵氧化層，并在所述溝槽結構內形成多晶硅柵極；
21、在所述溝槽結構之間形成多個阱區，所述多個阱區包括第一阱區和第二阱區，所述第一阱區與所述第二阱區在所述外延層厚度方向上的延伸深度不同，且所述第一阱區和第二阱區的延伸深度均小于或等于與其相鄰的溝槽結構的深度；
22、在所述第一阱區的表層形成第一導電型摻雜區，并在所述第二阱區的表層形成第二導電型摻雜區。
23、可選地，所述在所述外延層中形成多個在厚度方向延伸且延伸深度存在差異的溝槽結構的步驟包括：
24、在所述外延層表面形成硬掩膜層，將第一光罩的圖形轉移至所述硬掩膜層；
25、以所述硬掩膜層為掩膜對所述外延層進行干法刻蝕以形成常規溝槽；
26、在所述外延層表面形成光阻層，將第二光罩的圖形轉移至所述光阻層；
27、以所述光阻層為掩膜對所述外延層進行干法刻蝕，以在所述常規溝槽之間形成淺溝槽，所述常規溝槽的深度大于所述淺溝槽的深度。
28、可選地，所述在所述溝槽結構之間形成多個阱區的步驟包括：
29、通過至少兩次離子注入分別在所述外延層中形成第一摻雜區和第二摻雜區；
30、并通過熱處理使所述第一摻雜區形成所述第一阱區，使所述第二摻雜區形成所述第二阱區；
31、其中，通過控制所述離子注入條件及所述熱處理條件，使所述第一阱區和第二阱區在所述外延層厚度方向上的延伸深度不同，且均不超過與其相鄰的溝槽結構的底部。
32、可選地，在形成所述第二導電型摻雜區之后，通過再次進行離子注入，在所述第二導電型摻雜區與所述第二阱區之間形成輕摻雜區；
33、并通過控制所述離子注入的注入能量和劑量，使所述輕摻雜區在所述外延層厚度方向上位于所述第二導電型摻雜區與所述第二阱區之間。
34、本技術實施例提供的技術方案，以外延層作為承載主體，在外延層的厚度方向內形成多條沿厚度方向延伸的溝槽結構，且這些溝槽在延伸深度上存在差異。每一溝槽的槽壁均形成柵氧化層，并在柵氧化層圍合的空間內填充多晶硅柵極，從而在溝槽側壁處建立可受柵極電壓調制的柵控界面。與溝槽結構相對應，溝槽之間形成阱區，阱區至少包括在厚度方向延伸深度不同的第一阱區與第二阱區，并且兩者的延伸深度均限定在不超過相鄰溝槽底部的范圍內；同時在第一阱區與第二阱區的表層分別設置第一導電型摻雜區與第二導電型摻雜區，以使每個阱區的表面能夠與溝槽側壁的柵控界面共同構成完整的導通單元。由此，外延層內部并非僅形成單一幾何尺度與單一摻雜尺度的溝道單元，而是形成由不同溝槽深度與不同阱區深度共同決定的多種導通特性單元。
35、導通狀態下，柵極電壓通過柵氧化層建立電場并調制阱區靠近溝槽側壁的載流子分布，使相應位置形成可導電的溝道。溝槽深度的差異會改變柵控界面在垂直方向上的分布范圍以及溝道的等效長度與等效截面積，阱區深度的差異則會改變溝道所處的體區厚度與電流從表面進入外延層內部的擴展路徑；當兩類結構差異在同一外延層內同時存在時，不同溝道單元的等效導通電阻與電流擴展能力自然形成差別。電流在半導體內部趨向沿總電阻更低、擴展更順暢的路徑分配流動，同時在其他單元中仍能維持可導通通路，使得電流不再被迫集中穿越單一類型的溝道區域，而是在多個導通特性不同的溝道單元之間發生分擔與再分配。由于阱區延伸深度被限制在溝槽底部之上，柵控溝道的形成與電流擴展主要受溝槽側壁附近的受控區域決定，避免阱區過深引入不必要的深部電流收斂，從結構上更有利于把電流在單元尺度內拉開分布并降低局部電流密度峰值，從而實現對導通電流分布均勻性的改善。